文献

J-GLOBAL ID：201802287579894730   整理番号：18A0667942

FPGAに基づく桁上げメモリ乗算器の改良と実現【JST・京大機械翻訳】

Improvement and implementation of carry-save large numbers multiplication on FPGA

著者 (3件)： Zhang Xiaonan (西安電子科技大学 通信工程学院,西安,710071) ,  Gao Xianwei (西安電子科技大学 通信工程学院,西安 710071;北京電子科技学院 電子系,北京 100070) ,  Dong Xiuze (北京電子科技学院 電子系,北京,100070)
資料名： Jisuanji Gongcheng yu Yingyong  (Jisuanji Gongcheng yu Yingyong)
巻： 53  号： 21  ページ： 58-61  発行年： 2017年 
JST資料番号： C2533A  ISSN： 1002-8331  CODEN： JGYYAT  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 本論文では,FPGAに基づく桁上げ乗算器のための改良アルゴリズムを提案し,それにより,一次クロックの数を減少させることができ,それによって,乗算器の速度を効果的に改善することができた。最後に,ハードウェア構造設計をAltera Stratix II EP2S90F1508C3上に実装し,192ビット,256ビットおよび384ビットの乗算器性能分析を行い,そのうち192ビットが0.18μsに達することを示した。256ビットは0.27μsに達し,384ビットは0.59μsに達し,速度は約3.5倍増加した。Data from Wanfang. Translated by JST【JST・京大機械翻訳】

シソーラス用語： アルゴリズム ,  性能分析 ,  構造設計 ,  *記憶装置 ,  *乗算器 ,  ハードウェア ,  *FPGA ,  クロック

著者キーワード (4件)： large numbers multiplication ,  serial-parallel hybrid structure ,  multiple iterations ,  Field Programmable Gate Array(FPGA)

分類 (5件)： 符号理論  (ND02030R) ,  専用演算制御装置  (JC04030Y) ,  集積回路一般  (NC03161C) ,  演算方式  (JC02020Z) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： FPGA ,  桁 ,  乗算器