文献

J-GLOBAL ID：201802287944494926   整理番号：18A1046953

記憶テスト実践に関する革新的実践【JST・京大機械翻訳】

Innovative practices on memory test practice

著者 (8件)： Casarsa M. (ST Microelectronics) ,  Harutyunyan G. (Synopsys) ,  Chen Kaitlyn (Intel Corporation) ,  Sharma Ramesh (Intel Corporation) ,  Podichetty Giri (Mentor Graphics, A Siemens Business) ,  Keim Martin (Mentor Graphics, A Siemens Business) ,  Chakravarthy Sreejit (Intel Corporation) ,  Tekumalla Ramesh (Broadcom (Organizer))
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： VTS  ページ： 1  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： このIPセッションにおいて,ツールからの最先端のメモリテスト実行と産業的実装の観点に焦点を合わせた3つの発表がある。自動車空間におけるメモリテスト戦略について議論する。2番目の提示は,テストコスト削減を可能にするためのメモリテスト戦略を議論する。現在の発電設計の種々の応用におけるアレイBISTとその存在と使用について,3番目の発表について議論する。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： *原価低減 ,  BIST ,  発電 ,  自動車

分類 (1件)： 固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (1件)： 記憶テスト