文献

J-GLOBAL ID：201802288201723001   整理番号：18A0521715

CAMO:GPGPU(汎用グラフィックスプロセッシングユニット)のための新しいキャッシュ管理組織【Powered by NICT】

CAMO: A novel cache management organization for GPGPUs

著者 (5件)： Sahoo Debiprasanna (Indian Institute of Technology, Bhubaneswar, India) ,  Sha Swaraj (Indian Institute of Technology, Bhubaneswar, India) ,  Satpathy Manoranjan (Indian Institute of Technology, Bhubaneswar, India) ,  Mutyam Madhu (Indian Institute of Technology, Madras, India) ,  Bhuyan Laxmi Narayan (University of California, Riverside, U.S.A.)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ASP-DAC  ページ： 215-220  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： GPGPUは,データ並列とthroughputintensiveアルゴリズムの計算のためのCPUのコプロセッサとして一般に使用される。しかし,GPGPUにおける利用可能なメモリは,関心のある多くの応用に限定されているは,このような応用の記憶向上のための連続的需要である。マルチスチーミングまたはピン止めされた記憶のようないくつかの技術はある程度これらの問題を緩和するために採用されている。しかし,これらの技術は,潜時オーバーヘッドに苦しんでいるまたは計画法の複雑さを増加させた。GPUdmmは,CPUのキャッシュとしてGPU DRAMを使用する;この設計における主要な問題は,非効率的なメモリアクセスデータパスとタグアクセスオーバヘッドを達成できることである。これに関連して,CAMO,ピン止めされた記憶法とGPUdmmの限界に取り組むGPGPUのための新しいキャッシュメモリ構成を提示した。まず,SMに高速データをデリバリーすることで性能を改善することをLLCの犠牲キャッシュとしてGPU DRAMを使用した。第二に,ATCache,CPUベースDRAMキャッシュタグ管理技術を使用した。ATCache DRAMキャッシュアクセスの数を減少させる。GPGPU Sim枠内でCAMOを実装し,その平均性能 ピン止めされたメモリと比較した場合,1.87xとピーク性能成長4.67xの係数で増加することを示した。さらに,CAMOは平均15.9%と80%の因子による最大高速化にGPUdmmより性能が優れている。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *キャッシュメモリ ,  高速度 ,  記憶装置 ,  コプロセッサ ,  高速化 ,  アルゴリズム ,  DRAM
準シソーラス用語： 管理技術 ,  オーバヘッド ,  データ並列 ,  *キャッシュ管理 ,  *GPU【プロセッサ】 ,  *GPGPU , 【Automatic Indexing@JST】

分類 (1件)： 記憶方式  (JC02040V)

タイトルに関連する用語 (5件)： GPGPU ,  汎用 ,  グラフィックスプロセッシングユニット ,  キャッシュ管理 ,  組織