文献

J-GLOBAL ID：201802288978269150   整理番号：18A0243146

高スループットシストリック二項木ソルバの自動生成のための高水準設計フレームワーク【Powered by NICT】

A High-Level Design Framework for the Automatic Generation of High-Throughput Systolic Binomial-Tree Solvers

著者 (2件)： Tavakkoli Aryan (Department of Electrical and Electronic Engineering, Circuits and Systems Research Group, Imperial College London, London, U.K.) ,  Thomas David B. (Department of Electrical and Electronic Engineering, Circuits and Systems Research Group, Imperial College London, London, U.K.)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 26  号： 2  ページ： 341-354  発行年： 2018年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 二項木モデルは解の精度に関して二次計算複雑性を持つ金融で広く使用されている数値法である。既存の研究は,汎用プロセッサと比較してより速い解を提供する再構成可能なコンピューティングを適用したものであるが,それらはハードウェア技術者による低レベルマニュアル設計を必要とし,アメリカンオプションを解決できるだけである。本論文では,大規模クラス二項木問題を捕捉する形式的数学的フレームワークを提案し,フレームワークディジタルハードウェアへのマッピングする収縮期データ移動鋳型を提供した。カスタムデータ型と樹木演算を用いた完全自動化設計フロー,二項木のCレベルのユーザ記述を,を示し,フィールドプログラマブルゲートアレイ(FPGA)ビットストリームファイルにおける完全パイプライン化再構成可能ハードウェア解を自動的に生成する。100MHzクロック周波数でXilinx Virtex7xc7vx980t FPGAについて,三八百七十六段階32ビット固定小数点アメリカンオプション二項木を解く,114K trees/sの価格設定速度に54μs待ち時間が必要である。同じデバイスからと等価FPGA技術による既存解との比較では,常により良いスループットを達成した。1.4×スループットからのこの範囲は,調整されたレジスタ転送レベルシストリック設計と比較して,スカラーとベクトルアーキテクチャに関して9.1倍および5.6倍の改善であった。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 待ち時間 ,  計算量 ,  ハードウェア ,  演算プロセッサ ,  スカラー ,  データ型 ,  *スループット ,  FPGA
準シソーラス用語： レジスタ転送レベル ,  クロック周波数 ,  再構成可能ハードウェア ,  設計フロー ,  再構成可能なコンピューティング ,  *自動生成 ,  *ソルバ , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： 木 ,  ソルバ ,  自動生成 ,  高水準 ,  設計 ,  フレームワーク