文献

J-GLOBAL ID：201802289733555669   整理番号：18A0588595

28nm FD-SOI技術における混合信号神経形態学的計算アーキテクチャのためのアナログ回路【Powered by NICT】

Analog circuits for mixed-signal neuromorphic computing architectures in 28 nm FD-SOI technology

著者 (2件)： Qiao Ning (Institute of Neuroinformatics, University of Zurich and ETH Zurich, Zurich, Switzerland) ,  Indiveri Giacomo (Institute of Neuroinformatics, University of Zurich and ETH Zurich, Zurich, Switzerland)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： S3S  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 高度スケールプロセスにおける混合信号アナログ-ディジタル神経形態学的回路の開発重要な設計課題を提起する。超並列大規模神経形態学的計算システムを実現するために,小型でエネルギー効率の良いサブ閾値アナログシナプスとニューロン回路,28nm FD-SOIプロセスの最適化を提示した。混合モードアナログ/ディジタルシナプス重量構成を用いた密度を最大化するために用いられた方法,およびチャネル漏洩電流の影響を最小化するための採用した方法を記述し,pA~nA小電流に基づく効率的なアナログ計算を実行するために。回路は実時間で環境と相互作用する必要があるシステムにおける低周波運転の両方に対して,さらに,異なる種類スパイキングニューラルネットワークアーキテクチャの高速データ処理のための高周波動作に有用であるかを示すために,最近テープ固定した新しいチップに基づく回路シミュレーションの結果示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： データ処理 ,  *計算機アーキテクチャ ,  計算機システム ,  漏れ電流 ,  *アナログ系 ,  ディジタル方式 ,  最適化 ,  ニューロン ,  回路シミュレーション ,  エネルギー効率 ,  *アナログ回路 ,  回路設計 ,  チャネル
準シソーラス用語： サブ閾値 ,  *神経形態学 ,  *混合信号 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (6件)： SOI技術 ,  混合信号 ,  神経形態学 ,  計算 ,  アーキテクチャ ,  アナログ回路