文献

J-GLOBAL ID：201802291730940262   整理番号：18A0656627

シリアルリンク用0.13μmBiCMOS技術における33Gb/s結合適応CTLEおよびハーフレートルックアヘッドDFE

A 33 Gb/s combined adaptive CTLE and half-rate look-ahead DFE in 0.13 μm BiCMOS technology for serial link

著者 (2件)： Zhang Yinhang (Institute of RF-&OE-ICs, Southeast University) ,  Hu Qingsheng (Institute of RF-&OE-ICs, Southeast University)
資料名： IEICE Electronics Express (Web)  (IEICE Electronics Express (Web))
巻： 15  号： 4  ページ： 20170764(J-STAGE)  発行年： 2018年 
JST資料番号： U0039A  ISSN： 1349-2543  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 0.13μmBiCMOS技術で製造された33Gbit/sイコライザチップを提示する。提案のイコライザプロトタイプには,中間周波数補償と適応ハーフレートルックアヘッドDFE(decision feedback equalizer)を備えた適応型継続時間線形等化器(CTLE)が含まれる。勾配検出に基づくCTLEは,2つの経路の増幅器を用いて高周波と低周波の比率を適応的に調整し,中間周波数増幅器は中間周波数範囲で適切な補償を提供するように専用されている。ハーフレートDFEでは,ルックアヘッド構造とアナログLMSアルゴリズム回路を使用することで,速度と面積が向上する。測定結果は,イコライザチップが20GHzで26dBの損失がある損失チャンネルを効果的に補償し,データレートが3.3V電源で最大33Gb/sまででき,33Gb/sデータレートで約726mWの電力消費である事を示している。(翻訳著者抄録)

シソーラス用語： *デバイスインタフェイス ,  *BiCMOS ,  *適応 ,  *等化器 ,  半導体チップ ,  中間周波数 ,  周波数補償 ,  増幅器 ,  アルゴリズム ,  アナログ回路
準シソーラス用語： *CTLE ,  *DFE【等化器】 ,  ICチップ ,  LMSアルゴリズム ,  *シリアルリンク

著者キーワード (6件)： 等化器 ,  1 ,  DFE ,  適応 ,  中間周波数補償 ,  シリアルリンク

分類 (1件)： その他の伝送回路素子  (NC04070U)

引用文献 (10件)：

• [1] J. F. Bulzacchelli: “Equalization for electrical links: Current design techniques and future directions,” IEEE J. Solid-State Circuits 7 (2015) 23 (DOI: 10.1109/MSSC.2015.2475996).
• [2] T. O. Dickson, et al.: “A 1.8 pJ/b 56 Gb/s PAM-4 transmitter with fractionally spaced FFE in 14 nm CMOS,” IEEE International Solid-State Circuits Conference (2017) 118 (DOI: 10.1109/ISSCC.2017.7870289).
• [3] Y.-H. Kimet al.: “A 21-Gbit/s 1.63-Pj/bit adaptive CTLE and one-tap DFE with single loop spectrum balancing method,” IEEE Trans. Very Large Scale Integr. (VLSI) Syst. 24 (2016) 789 (DOI: 10.1109/TVLSI.2015.2418579).
• [4] C. Jiang and Q. Hu: “A 6.25 Gb/s adaptive analog equalizer in 0.18 μm CMOS technology for high-speed SerDes,” Proc. 2012 2nd International Conference on Computer Science and Network Technology (2012) 266 (DOI: 10.1109/ICCSNT.2012.6525935).
• [5] W.-Q. He, et al.: “Full-digital high throughput design of adaptive decision feedback equalizers using coefficient-lookahead,” IEEE 11th International Conference on ASIC (2015) 1 (DOI: 10.1109/ASICON.2015.7516932).

タイトルに関連する用語 (4件)： シリアルリンク ,  適応 ,  CTLE ,  DfE