文献

J-GLOBAL ID：201802293991770942   整理番号：18A1810859

実時間および埋め込み制約の早期評価のためのモデルベース設計法【JST・京大機械翻訳】

Model-Based Design Methodology for Early Evaluation of Real-time and Embedded Constraints

著者 (5件)： Ribeiro Fabrola Goncalves C. (Federal Institute Goiano, Catalao, Brazil) ,  Rettberg Achim (University of Applied Science Hamm/Lippstadt and CvO University Oldenburg, Germany) ,  Pereira Carlos E. (Federal University of Rio Grande do Sul, Porto Alegre, Brazil) ,  Steinmetz Charles (Federal University of Rio Grande do Sul, Porto Alegre, Brazil) ,  Soares Michel S. (Federal University of Sergipe, Sao Cristo ́vao, Brazil)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： INDIN  ページ： 875-881  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： リアルタイムと組込みシステム(RTES)を開発するとき,異なるタイプの制約を仕様,モデリング,アーキテクチャ設計,およびシステム実装において考慮しなければならない。多くの場合,これらの制約はタイミング,優先度または資源制限を記述する。RTES設計に沿ったこれらの複雑な情報の正しい記述と評価は,それらの信頼性,安全性,および品質に直接関連している。本研究では,必要条件,機能的,論理的および技術的観点におけるリアルタイムで埋め込まれた情報を記述する方法論を簡潔に提示し,また注釈付き制約を分析するアプローチについても述べた。MARTE制約は,モデルを設計するのに一貫して適用され,より低い抽象化モデルで実行された。ここでは,タイミングの擬似自動生成,先行および資源制約を,図式モデルから最終ソースコードモデルまで実行した。したがって,提案した手法は,アーキテクチャ設計に沿って制約を追跡すると,RTES設計に対して大きな価値を有し,また,制約が初期設計記述に従って達成されるかどうかをチェックする方法を提示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 安全性 ,  組込みシステム ,  信頼性 ,  優先度 ,  品質 ,  *アノテーション ,  必要条件 ,  モデリング
準シソーラス用語： ソースコード ,  資源制約 ,  自動生成 ,  アーキテクチャ設計 ,  *モデルベース設計 ,  *実時間 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： 実時間 ,  埋め込み ,  制約 ,  早期 ,  評価 ,  モデルベース設計