文献

J-GLOBAL ID：201802295351560879   整理番号：18A0482791

マルチコアシステムのためのメモリ資源を意識した実行時自動スケジューリング政策【Powered by NICT】

Memory resources aware run-time automated scheduling policy for multi-core systems

著者 (3件)： Hussain Tassadaq (Microsoft Research Center and Barcelona Supercomputing Center, Spain) ,  Hussain Tassadaq (UCERD: Unal Color of Education Research and Development, Islamabad, Pakistan) ,  Hussain Tassadaq (Riphah International University, Islamabad, Pakistan)
資料名： Microprocessors and Microsystems  (Microprocessors and Microsystems)
巻： 57  ページ： 32-41  発行年： 2018年 
JST資料番号： H0781A  ISSN： 0141-9331  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： 伝統的に,コンピュータ建築家が処理コアとメモリシステムの複数タイプを統合することによりシステム性能を改善する。しかし,メモリシステム上でのデータ転送を研究し,ハードウェアレベルで記憶データ転送をスケジューリングで行われた研究は比較的限られている。さらに,応用データ転送の変動と予測不可能な特性はシステムの全体性能を低下させることを不正記憶資源利用を作成した。本論文では,メモリ資源を意識したパターンベースコントローラ(MRAPC)を提案し,設計した。MRAPCはパターン記述子におけるデータ転送を組織化する,移動要求の数とサイズに関してそれらの優先順位を決め,局所と主メモリを管理する。性能と有効性を測定するために,MRAPCは高性能ARM処理,FPGAベースのプロトタイピングとTasksim基づくシミュレーション濃縮に統合した。ベースラインARMとFPGAベースマルチコアシステムと比較した場合,FPGAとARMベースMRAPCシステムは,それぞれ2.15倍および1.91倍性能まで達成した。シミュレータ環境の結果を比較すると,MRAPCはデータ構造を5.09倍まで早くなる。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 記憶方式 ,  主メモリ ,  コンピュータ ,  シミュレーション ,  データ転送 ,  基準線 ,  プロトタイピング ,  予測 ,  *記憶装置 ,  FPGA ,  シミュレータ ,  *スケジューリング ,  データ構造
準シソーラス用語： 資源利用 ,  システム性能 , 【Automatic Indexing@JST】

分類 (1件)： 集積回路一般  (NC03161C)

タイトルに関連する用語 (4件)： 資源 ,  意識 ,  スケジューリング ,  政策