文献

J-GLOBAL ID：201802297363652531   整理番号：18A0537788

FPGA上での手書き数字認識システム【Powered by NICT】

Handwritten digit recognition system on an FPGA

著者 (2件)： Si Jiong (Department of Electrical and Computer Engineering, University of Nevada, Las Vegas, Las Vegas, NV, U.S.A) ,  Harris Sarah L. (Department of Electrical and Computer Engineering, University of Nevada, Las Vegas, Las Vegas, NV, U.S.A)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： CCWC  ページ： 402-407  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 低気圧IVEフィールドプログラマブルゲートアレイ(FPGA)上の多層パーセプトロン(MLP)学習ネットワークの実現について述べた。MLPは,手書き数字の標準技術データベースの修正,MNISTデータは設計を訓練し,試験した。8ビット精度で,FPGA設計は32ビットソフトウェアソリューションが144倍遅いクロック周波数を持つ類似の精度と実行時間を有していた。周波数に比例する電力消費で,ハードウェア解は精度または性能のコストで電力節約を提供しない。さらに8~4ビット精度を減少させるだけで89%から78%まで精度を減少させ,41%面積減少した。,MLP学習ネットワークのFPGA実装は,従来のソフトウェア法に高速,低電力代替法を提供する。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電力消費 ,  ネットワーク ,  周波数 ,  ハードウェア ,  *数字 ,  電力 ,  データベース ,  ソフトウェア ,  多層パーセプトロン ,  学習 ,  *FPGA
準シソーラス用語： FPGA実装 ,  実行時間 ,  クロック周波数 ,  *手書き , 【Automatic Indexing@JST】

分類 (3件)： 集積回路一般  (NC03161C) ,  専用演算制御装置  (JC04030Y) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (2件)： FPGA ,  手書き数字認識