文献
J-GLOBAL ID:201802299721774247   整理番号:18A1904349

エッジデバイスに実装された畳込みニューラルネットワークのための設計空間探索フレームワーク【JST・京大機械翻訳】

A Design Space Exploration Framework for Convolutional Neural Networks Implemented on Edge Devices
著者 (4件):
資料名:
巻: 37  号: 11  ページ: 2212-2221  発行年: 2018年 
JST資料番号: B0142C  ISSN: 0278-0070  CODEN: ITCSDI  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
インターネット(IoT)ネットワークの端部で動作する組込みデバイスにおける畳込みニューラルネットワーク(CNNs)の展開は,クラウドへの処理のための大量のデータを伝送する代替手法と比較して,性能,エネルギー効率,セキュリティに関して種々の利点を提供する。しかし,低電力組込み装置におけるCNNの実装は,それらが提供する限られた計算資源と最先端のCNNの大きな資源要件により困難である。本論文では,IoTネットワークにおけるエッジデバイスとして使用される低電力プロセッサベースアーキテクチャにおけるCNNの効率的配置のためのフレームワークを提案した。フレームワークは,実行時間とエネルギー消費の観点から効率的な実装を同定するために,設計空間探索(DSE)技術を活用する。調査パラメータは,エッジ装置のハードウェア資源の利用である。提案されたフレームワークは,Intel/Movidius Myriad2低電力組込みプラットフォームに配備された6つの最先端のCNNsのセットを用いて評価される。結果は,資源の最大利用可能量を使用することが,常に性能とエネルギー効率に関して最適解でないことを示した。DSEに基づく微調整資源管理は,実行時間を3.6%まで低減し,エネルギー消費を直接実装と比較して7.7%まで削減した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (3件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  CAD,CAM  ,  集積回路一般 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る