特許

J-GLOBAL ID：201803000324439884

マルチプロセッサシステム及び車両制御システム

発明者： 川上 尚孝
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2016-175474
公開番号（公開出願番号）：特開2018-041311
出願日： 2016年09月08日
公開日（公表日）： 2018年03月15日
要約：

【課題】コストを抑制しつつ、プロセッサエレメントの監視を実現する。【解決手段】マルチプロセッサシステム1は、第1のプロセッサエレメント2が監視対象プロセスを実行した際のバスアクセス情報を記憶する記憶部6と、第1のプロセッサエレメント2による監視対象プロセスの実行の完了後に、第2のプロセッサエレメント3に対し、監視プロセスの実行を要求する要求部7と、記憶部6に記憶された第1のプロセッサエレメント2のアクセスについてのバスアクセス情報と、第2のプロセッサエレメント3が監視プロセスを実行した際に第2のプロセッサエレメント3から入力されるバスアクセス情報とを比較する比較部8とを有するバス機構を備える。そして、第2のプロセッサエレメント3は、空き時間に監視プロセスを実行する。【選択図】図1

請求項（抜粋）：

第1のプロセッサエレメントと、 第2のプロセッサエレメントと、 前記第1のプロセッサエレメントによってアクセスされるアクセス対象部と、 前記第1のプロセッサエレメントと前記アクセス対象部との間のアクセス経路上に設けられたバス機構と を備え、 前記バス機構は、 前記第1のプロセッサエレメントが監視対象プロセスを実行した際に発生する前記アクセス対象部に対するアクセスについてのバスアクセス情報を記憶する記憶部と、 前記第1のプロセッサエレメントによる前記監視対象プロセスの実行の完了後に、前記第2のプロセッサエレメントに対し、前記監視対象プロセスと同じ処理からなる監視プロセスの実行を要求する要求部と、 前記記憶部に記憶された前記第1のプロセッサエレメントのアクセスについてのバスアクセス情報と、前記第2のプロセッサエレメントが前記監視プロセスを実行した際に前記第2のプロセッサエレメントから入力されるバスアクセス情報とを比較する比較部とを有し、 前記第2のプロセッサエレメントは、空き時間に前記監視プロセスを実行する マルチプロセッサシステム。

IPC (3件)：

G06F 11/30 ,  G06F 15/167 ,  G06F 15/177

FI (4件)：

G06F11/30 140K ,  G06F15/167 615A ,  G06F15/177 C ,  G06F11/30 189

Fターム (15件)：

5B042GA11 ,  5B042GA23 ,  5B042GA32 ,  5B042GB08 ,  5B042JJ07 ,  5B042JJ29 ,  5B042JJ40 ,  5B042KK01 ,  5B042KK02 ,  5B042MA08 ,  5B042MC09 ,  5B042MC21 ,  5B045BB12 ,  5B045JJ03 ,  5B045JJ08