特許
J-GLOBAL ID：201803002894129571
半導体装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人筒井国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2018-134864
公開番号（公開出願番号）：特開2018-160704
出願日： 2018年07月18日
公開日（公表日）： 2018年10月11日
要約：
【課題】FINFETを有する半導体装置の特性を向上させる。【解決手段】X方向に平行に配置される直方体状の2本のフィンFと、これらの上にゲート絶縁膜を介して配置され、Y方向に延在するゲート電極GEとを有する半導体装置を次の構成とする。ゲート電極GEの一方の側に位置し、Y方向に延在するドレイン領域DR上にドレインプラグP1Dを設け、ゲート電極GEの他方の側に位置し、Y方向に延在するソース領域SR上に2つのソースプラグP1Sを設ける。そして、ドレインプラグP1Dは、2つのソースプラグP1SとY方向の位置が重ならないようにずれて配置される。このような構成により、ゲート-ドレイン間容量を、ゲート-ソース間容量より小さくすることができ、ミラー効果による回路遅延を抑制することができる。また、ソース側の容量が、ドレイン側の容量に比べ増加することとなり、回路動作の安定性を向上させることができる。【選択図】図2
請求項（抜粋）：
第1方向に延在する直方体状の第1フィンと、
前記第1フィンと離間して、平行に配置される直方体状の第2フィンと、
前記第1フィンと前記第2フィン上にゲート絶縁膜を介して配置され、前記第1方向と交差する第2方向に延在するゲート電極と、
前記ゲート電極の一方の側に位置する第1フィン中に形成された第1ドレイン拡散層と、
前記ゲート電極の他方の側に位置する第1フィン中に形成された第1ソース拡散層と、
前記ゲート電極の一方の側に位置する第2フィン中に形成された第2ドレイン拡散層と、
前記ゲート電極の他方の側に位置する第2フィン中に形成された第2ソース拡散層と、
前記第1ドレイン拡散層および第2ドレイン拡散層上に配置され、前記第2方向に延在するドレイン領域と、
前記第1ソース拡散層および第2ソース拡散層上に配置され、前記第2方向に延在するソース領域と、
前記ドレイン領域上に形成された第1ドレインプラグと、
前記ソース領域上に形成された第1ソースプラグと、
を有し、
前記第1ソースプラグと前記ゲート電極との対向面積は、前記第1ドレインプラグと前記ゲート電極との対向面積より大きい、半導体装置。
IPC (6件)：
H01L 21/336
, H01L 29/78
, H01L 21/823
, H01L 27/088
, H01L 21/768
, H01L 23/522
H01L29/78 301X
, H01L27/088 A
, H01L27/088 B
, H01L27/088 D
, H01L21/90 D
5F033JJ19
, 5F033KK03
, 5F033KK07
, 5F033MM01
, 5F033NN34
, 5F033PP06
, 5F033PP15
, 5F033QQ09
, 5F033QQ31
, 5F033QQ37
, 5F033QQ48
, 5F033RR04
, 5F033RR06
, 5F033SS11
, 5F033XX24
, 5F048AC01
, 5F048BB05
, 5F048BB11
, 5F048BC03
, 5F048BC06
, 5F048BD01
, 5F048BD06
, 5F048BF07
, 5F048BF15
, 5F048BF16
, 5F048DA23
, 5F140AA01
, 5F140AA11
, 5F140AB04
, 5F140BA01
, 5F140BB05
, 5F140BC15
, 5F140BD01
, 5F140BE07
, 5F140BE10
, 5F140BF04
, 5F140BG08
, 5F140BG28
, 5F140BG37
, 5F140BH15
, 5F140BH30
, 5F140BH47
, 5F140BJ27
, 5F140BK02
, 5F140BK13
, 5F140BK14
, 5F140BK26
, 5F140CC01
, 5F140CC03
, 5F140CC08
, 5F140CC12
, 5F140CE07
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
