特許
J-GLOBAL ID:201803003324783266
ドライバ回路
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人 谷・阿部特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2016-126807
公開番号(公開出願番号):特開2018-006819
出願日: 2016年06月27日
公開日(公表日): 2018年01月11日
要約:
【課題】ドライバ回路において、信号レベルを変換する際に生じるジッタを抑制する。【解決手段】差動入力信号を増幅するプリアンプと、信号レベルシフトを行うための2つの容量および信号を保持するためのラッチを介して、前記プリアンプに接続された2つの出力バッファとを含み、前記差動入力信号をそれぞれ2つの異なるレベルに変換して出力するドライバ回路において、前記プリアンプの出力と各々の容量との間に挿入され、前記差動入力信号により制御されるスイッチをさらに備えた。【選択図】図5
請求項(抜粋):
差動入力信号を増幅するプリアンプと、信号レベルシフトを行うための2つの容量および信号を保持するためのラッチを介して、前記プリアンプに接続された2つの出力バッファとを含み、前記差動入力信号をそれぞれ2つの異なるレベルに変換して出力するドライバ回路において、
前記プリアンプの出力と各々の容量との間に挿入され、前記差動入力信号により制御されるスイッチをさらに備えたことを特徴とするドライバ回路。
IPC (3件):
H04L 25/02
, G06F 3/00
, H03K 19/017
FI (4件):
H04L25/02 S
, G06F3/00 L
, H04L25/02 V
, H03K19/00 101F
Fターム (9件):
5J056AA05
, 5J056CC14
, 5J056CC21
, 5J056DD51
, 5J056KK01
, 5K029AA11
, 5K029DD24
, 5K029GG07
, 5K029LL11
引用特許:
前のページに戻る