特許
J-GLOBAL ID：201803003489772420
最大化された重複除去メモリのためのシステム及び方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人共生国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2018-010614
公開番号（公開出願番号）：特開2018-120594
出願日： 2018年01月25日
公開日（公表日）： 2018年08月02日
要約：
【課題】重複除去の対象となるメモリの部分を増加させるためのシステム及び方法を提供する。【解決手段】本発明のメモリシステムは、データを格納するメモリと、メモリに格納され、所定数のバケット及び第1の数のウェイを含み、2の1乗である第1数のバイトを含むメモリの第1部分を含む大きいハッシュテーブルと、メモリに格納され、所定数のバケット及び第2の数のウェイを含み、2の2乗である第2数のバイトを含むメモリの第2部分を含む小さいハッシュテーブルと、メモリに格納され、メモリの第3部分を含むオーバーフロー領域と、論理アドレスを領域識別子及び物理アドレスを含むPLID(Physical Line Identifier)にマッピングする変換テーブルと、を備える。【選択図】図1
請求項（抜粋）：
データを格納するメモリと、
前記メモリに格納され、所定数のバケット及び第1の数のウェイを含み、2の1乗である第1数のバイトを含む前記メモリの第1部分を含む大きいハッシュテーブルと、
前記メモリに格納され、所定数のバケット及び第2の数のウェイを含み、2の2乗である第2数のバイトを含む前記メモリの第2部分を含む小さいハッシュテーブルと、
前記メモリに格納され、前記メモリの第3部分を含むオーバーフロー領域と、
論理アドレスを領域識別子及び物理アドレスを含むPLID(Physical Line Identifier)にマッピングする変換テーブルと、を備えることを特徴とするメモリシステム。
IPC (2件)：
FI (2件)：
G06F12/00 560G
, G06F12/02 570A
