特許
J-GLOBAL ID:201803003502386683

半導体装置

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2018-103642
公開番号(公開出願番号):特開2018-139224
出願日: 2018年05月30日
公開日(公表日): 2018年09月06日
要約:
【課題】高繊細化に伴う画素領域の微細化、大面積化に伴う基板の大型化によって、蒸着時に用いるマスクの精度とたわみなどによる不良が問題となっている。【解決手段】回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いることにより、工程を増やすことなく、表示領域における画素電極(第1の電極とも呼ぶ)上、及び画素電極層周辺に膜厚が異なる部分を有する隔壁を形成する。【選択図】図1
請求項(抜粋):
トランジスタと、第1の電極と、前記第1の電極上方の隔壁と、前記隔壁上方の有機化合物を含む層と、前記隔壁上方及び前記有機化合物を含む層上方の第2の電極と、を有し、 隔壁は、第1の部分と、前記第1の部分より膜厚が大きい第2の部分と、を有し、 第1の電極は、前記トランジスタのソース又はドレインと電気的に接続されている、ことを特徴とする表示装置。
IPC (5件):
H05B 33/22 ,  H01L 27/32 ,  H05B 33/12 ,  H05B 33/10 ,  G09F 9/30
FI (6件):
H05B33/22 Z ,  H01L27/32 ,  H05B33/12 B ,  H05B33/10 ,  G09F9/30 365 ,  G09F9/30 349Z
Fターム (20件):
3K107AA01 ,  3K107BB01 ,  3K107BB02 ,  3K107BB08 ,  3K107CC29 ,  3K107CC45 ,  3K107DD89 ,  3K107DD97 ,  3K107FF15 ,  3K107GG04 ,  3K107GG28 ,  3K107GG33 ,  5C094AA05 ,  5C094AA14 ,  5C094BA03 ,  5C094BA27 ,  5C094DA13 ,  5C094EC04 ,  5C094HA07 ,  5C094HA08
引用特許:
審査官引用 (2件)

前のページに戻る