特許
J-GLOBAL ID:201803004445488969
電力密度ベースのクロックセル間隔
発明者:
,
,
出願人/特許権者:
代理人 (5件):
蔵田 昌俊
, 福原 淑弘
, 井関 守三
, 岡田 貴志
, 中丸 慶洋
公報種別:公表公報
出願番号(国際出願番号):特願2018-512993
公開番号(公開出願番号):特表2018-528617
出願日: 2016年07月01日
公開日(公表日): 2018年09月27日
要約:
電力密度ベースのクロックセル間隔のための技法と結果として得られる集積回路(IC)とが本明細書で開示される。一例では、本技法は、熱およびIRドループに関する電力使用密度として、異なるタイプのクロックセルについての電力使用密度を決定する。各タイプのクロックセルについての電力使用密度が決定されると、本技法は、すべてのタイプのクロックセルに対して固定というわけではないキープアウト領域をクロックセルの各タイプに対して割り当てる。これら領域は、代わりに、各タイプのクロックセルについての推定された電力使用密度に対応する熱およびIRドループに基づく。次いで、クロックセルがICのレイアウトに配置される。結果として得られるICは、優れたタイミングクロージャおよび性能を同時に可能にしつつ、熱およびIRドループを低減するのに十分な程度に間隔が空けられたクロックセルを有する。【選択図】図4
請求項(抜粋):
集積回路であって、
第1のキープアウト領域を有する第1のタイプの複数のクロックセルと、ここで、前記第1のタイプは、第1の電力使用密度を有する、
第2のキープアウト領域を有する第2のタイプの複数のクロックセルと、ここで、前記第2のタイプは、第2の電力使用密度を有し、前記第1の電力使用密度および前記第2の電力使用密度は異なり、前記第1の電力使用密度および前記第2の電力使用密度のうちの高い方は、前記第1の電力使用密度および前記第2の電力使用密度のうちの低い方より大きいキープアウト領域を有する、
前記集積回路上の前記第1のタイプおよび前記第2のタイプの前記複数のクロックセルのレイアウトと、ここで、前記レイアウトは、前記それぞれのクロックセルの前記それぞれのキープアウト領域が重複しないように、前記第1のタイプおよび前記第2のタイプの前記複数のクロックセルを離間する、
を備える、集積回路。
IPC (4件):
H01L 21/82
, G06F 17/50
, H01L 21/822
, H01L 27/04
FI (4件):
H01L21/82 C
, G06F17/50 658A
, G06F17/50 658T
, H01L27/04 A
Fターム (21件):
5B046AA08
, 5B046BA05
, 5F038BH16
, 5F038CA03
, 5F038CA08
, 5F038CD06
, 5F038CD09
, 5F038CD12
, 5F038DF04
, 5F038DF05
, 5F038EZ09
, 5F038EZ20
, 5F064BB09
, 5F064BB12
, 5F064DD07
, 5F064DD14
, 5F064DD24
, 5F064EE42
, 5F064EE47
, 5F064EE54
, 5F064HH06
引用特許:
前のページに戻る