特許
J-GLOBAL ID:201803005080178481
メディアデータのストリーミングのためのデッドラインシグナリング
発明者:
,
,
出願人/特許権者:
代理人 (2件):
村山 靖彦
, 黒田 晋平
公報種別:公表公報
出願番号(国際出願番号):特願2018-518703
公開番号(公開出願番号):特表2018-532334
出願日: 2016年10月14日
公開日(公表日): 2018年11月01日
要約:
クライアントデバイスが、リアルタイム制約を有するデータをバッファリングするためのバッファを備えるメモリと、デジタル論理回路機構を備えるハードウェアベースのプロセッサとを含む。プロセッサは、データがダウンロードのために利用可能である時間を判断し、バッファのためにバッファアンダーランを防止するためにデータが必要とされる時間を判断し、データが利用可能なとき、データについての要求、およびバッファアンダーランを避けるためにデータが必要とされる時間を表すデッドライン情報を送るように構成されたリアルタイムのアプリケーションを実行するように構成される。このようにして、送付デバイスは、クライアントデバイスのためにバッファアンダーランを防止するために、要求されたデータの配信を優先することができる。
請求項(抜粋):
リアルタイム制約を有するデータを取り出す方法であって、クライアントデバイスのデジタル論理回路機構を備えるハードウェアベースのプロセッサによって実行されるリアルタイムのアプリケーションによって、
前記データがダウンロードのために利用可能である時間を判断するステップと、
前記クライアントデバイスのバッファのためにバッファアンダーランを防止するために前記データが必要とされる時間を判断するステップと、
前記データが利用可能なとき、前記データについての要求、および前記バッファアンダーランを避けるために前記データが必要とされる前記時間を表すデッドライン情報を送るステップとを含む方法。
IPC (3件):
H04N 21/438
, H04N 21/44
, G06F 13/00
FI (3件):
H04N21/438
, H04N21/44
, G06F13/00 540B
Fターム (22件):
5B084AA01
, 5B084AA12
, 5B084AA29
, 5B084AB07
, 5B084AB13
, 5B084AB31
, 5B084BA03
, 5B084BB04
, 5B084CD26
, 5B084DB02
, 5B084DB09
, 5B084DC02
, 5B084DC03
, 5B084DC06
, 5B084DC13
, 5B084DC17
, 5C164SB29S
, 5C164TA08S
, 5C164UB04P
, 5C164UB21P
, 5C164UB41S
, 5C164YA21
前のページに戻る