特許
J-GLOBAL ID：201803006072794480
オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
鷲田 公一
公報種別：公表公報
出願番号（国際出願番号）：特願2018-511268
公開番号（公開出願番号）：特表2018-526828
出願日： 2016年08月22日
公開日（公表日）： 2018年09月13日
要約：
本開示に係るオプトエレクトロニクス半導体部品100は、半導体積層体2を有する半導体ボディ1と、プラスチックと第1のスルーコンタクト11と第2のスルーコンタクト12とを有するキャリア10と、その少なくとも幾つかの領域がキャリア10と半導体ボディ1の間に配置されるpコンタクト層6およびnコンタクト層8、8Aと、その少なくとも幾つかの領域がnコンタクト層8、8Aとキャリア10の間に配置され、厚さが少なくとも5μmである、金属補強層14と、第1のスルーコンタクト11とpコンタクト層6の間に配置され、厚さが少なくとも5μmであり、少なくとも幾つかの領域が補強層14によって囲まれる、少なくとも1つのpコンタクトホール7とを含む。さらにまた、かかるオプトエレクトロニクス半導体部品100を製造するための有利な方法が開示される。【選択図】 図1
請求項（抜粋）：
p型半導体領域(3)、n型半導体領域(5)、および前記p型半導体領域(3)と前記n型半導体領域(5)との間に配置される活性層(4)を有する半導体積層体(2)を含む半導体ボディ(1)と、
プラスチックと第1のビア(11)と第2のビア(12)とを含むキャリア(10)と、
前記キャリア(10)と前記半導体ボディ(1)の間で少なくとも幾つかの領域に配置されているpコンタクト層(6)およびnコンタクト層(8、8A)であって、前記pコンタクト層(6)は、前記第1のビア(11)および前記p型半導体領域(3)に電気的に接合されており、前記nコンタクト層(8、8A)は、前記第2のビア(12)および前記n型半導体領域(5)に電気的に接合されている、pコンタクト層(6)およびnコンタクト層(8、8A)と、
前記nコンタクト層(8)と前記キャリア(10)の間で少なくとも幾つかの領域に配置されており、厚さが少なくとも5μmである、金属補強層(14)と、
前記第1のビア(11)と前記pコンタクト層(6)との間に配置されており、厚さが少なくとも5μmであり、前記補強層(14)によって少なくとも幾つかの領域において横方向に囲まれている、少なくとも1つのpコンタクトフィードスルー(7)と
を含む、オプトエレクトロニクス半導体部品(100)。
IPC (2件)：
FI (2件)：
Fターム (12件)：
5F142AA52
, 5F142BA02
, 5F142CA13
, 5F142CB03
, 5F142CB07
, 5F142DA02
, 5F142DA14
, 5F142DA72
, 5F142DA73
, 5F142FA30
, 5F142FA46
, 5F142FA48
