特許
J-GLOBAL ID:201803006329483766
3相インターフェース用の多相クロックデータ復元
発明者:
,
,
,
,
出願人/特許権者:
代理人 (2件):
村山 靖彦
, 黒田 晋平
公報種別:公表公報
出願番号(国際出願番号):特願2018-510826
公開番号(公開出願番号):特表2018-526912
出願日: 2016年08月09日
公開日(公表日): 2018年09月13日
要約:
マルチワイヤ多相インターフェースを介したデータ通信のための方法、装置、およびシステムが開示される。データ通信の方法は、インターフェース上で送信された各シンボルに対するパルスを含む第1のクロック信号を供給するように、クロック復元回路を構成することであって、シンボルが、第1の周波数においてインターフェース上で送信されることと、第1の周波数の半分以下である第2の周波数を有するように第1のクロックを修正するために、クロック復元回路のループ遅延を調整することであって、クロック復元回路が、整数個のシンボルのうちの最初のものに対して第1のクロック信号におけるパルスを生成し、整数個のシンボルの中の他のシンボルに対してパルス生成を抑制することと、第2のクロック信号を供給するようにクロック生成回路を構成することと、第1のクロック信号および第2のクロック信号を使用して、インターフェースからシンボルを取り込むこととを含む。
請求項(抜粋):
データ通信の方法であって、
3ワイヤ3相インターフェース上で送信されたシンボルに対応するパルスを含む第1のクロック信号を供給するように、クロック復元回路を構成するステップであって、シンボルが、第1の周波数において前記3ワイヤ3相インターフェース上で送信される、ステップと、
前記第1の周波数の半分以下である第2の周波数を有するように前記第1のクロックを修正するために、前記クロック復元回路のループ遅延を調整するステップであって、前記クロック復元回路が、整数個のシンボルのうちの最初のものに対して前記第1のクロック信号におけるパルスを生成し、前記整数個のシンボルの中の他のシンボルに対してパルス生成を抑制する、ステップと、
第2のクロック信号を供給するようにクロック生成回路を構成するステップであって、前記第2のクロック信号が、前記整数個のシンボルの中の前記他のシンボルの各々に対するパルスを含む、ステップと、
前記第1のクロック信号および前記第2のクロック信号を使用して、前記3ワイヤ3相インターフェースからシンボルを取り込むステップと
を備える方法。
IPC (3件):
H04L 7/033
, H04L 7/00
, H04L 25/02
FI (4件):
H04L7/033
, H04L7/00 370
, H04L25/02 V
, H04L25/02 J
Fターム (8件):
5K029DD23
, 5K029DD24
, 5K029HH26
, 5K029LL08
, 5K047GG09
, 5K047GG11
, 5K047GG24
, 5K047MM36
引用特許:
出願人引用 (2件)
-
3相クロック復元遅延較正
公報種別:公表公報
出願番号:特願2016-515969
出願人:クアルコム,インコーポレイテッド
-
遅延型位相同期回路
公報種別:公開公報
出願番号:特願平10-185127
出願人:株式会社東芝
審査官引用 (2件)
-
3相クロック復元遅延較正
公報種別:公表公報
出願番号:特願2016-515969
出願人:クアルコム,インコーポレイテッド
-
遅延型位相同期回路
公報種別:公開公報
出願番号:特願平10-185127
出願人:株式会社東芝
前のページに戻る