特許
J-GLOBAL ID:201803007093456564

半導体装置の製造方法、基板処理装置およびプログラム

発明者:
出願人/特許権者:
代理人 (2件): 福岡 昌浩 ,  阿仁屋 節雄
公報種別:公開公報
出願番号(国際出願番号):特願2016-151950
公開番号(公開出願番号):特開2018-022743
出願日: 2016年08月02日
公開日(公表日): 2018年02月08日
要約:
【課題】基板上に形成するSi膜の膜質を向上させる。【解決手段】処理室内の基板上に第1アモルファスシリコン膜を形成する工程と、前記処理室内において、第1アモルファスシリコン膜のアモルファス状態が維持される温度下で、塩化水素ガスを用いて、第1アモルファスシリコン膜の一部をエッチングする工程と、を有する。さらに、前記処理室内において、一部がエッチングされた前記第1アモルファスシリコン膜の上に、第2アモルファスシリコン膜を形成する工程を、さらに有する。【選択図】図4
請求項(抜粋):
処理室内の基板上に第1アモルファスシリコン膜を形成する工程と、 前記処理室内において、前記第1アモルファスシリコン膜のアモルファス状態が維持される温度下で、塩化水素ガスを用いて、前記第1アモルファスシリコン膜の一部をエッチングする工程と、 を有する半導体装置の製造方法。
IPC (5件):
H01L 21/205 ,  H01L 21/302 ,  C23C 16/24 ,  C23C 16/56 ,  C23C 16/455
FI (5件):
H01L21/205 ,  H01L21/302 201A ,  C23C16/24 ,  C23C16/56 ,  C23C16/455
Fターム (52件):
4K030AA03 ,  4K030AA06 ,  4K030AA08 ,  4K030AA17 ,  4K030BA29 ,  4K030BB02 ,  4K030CA04 ,  4K030CA12 ,  4K030DA08 ,  4K030EA03 ,  4K030FA10 ,  4K030GA06 ,  4K030HA01 ,  4K030KA04 ,  4K030LA15 ,  5F004BB19 ,  5F004BD04 ,  5F004DA29 ,  5F004DB01 ,  5F045AA06 ,  5F045AB02 ,  5F045AB04 ,  5F045AC01 ,  5F045AC03 ,  5F045AC05 ,  5F045AC13 ,  5F045AC14 ,  5F045AC15 ,  5F045AC16 ,  5F045AC17 ,  5F045AC19 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045AE15 ,  5F045AE17 ,  5F045AE19 ,  5F045AE21 ,  5F045AF03 ,  5F045AF08 ,  5F045DA52 ,  5F045DA53 ,  5F045DP19 ,  5F045DP28 ,  5F045DQ05 ,  5F045EE19 ,  5F045EF03 ,  5F045EF09 ,  5F045EK06 ,  5F045HA02 ,  5F045HA03 ,  5F045HA13
引用特許:
審査官引用 (3件)

前のページに戻る