特許
J-GLOBAL ID：201803007593456706
高速シリアルバスを介した低速および高速パラレルビットストリームの通信
発明者：
,
,
,
出願人/特許権者：
代理人 (2件)：
村山 靖彦
, 黒田 晋平
公報種別：公表公報
出願番号（国際出願番号）：特願2018-521409
公開番号（公開出願番号）：特表2018-533791
出願日： 2016年10月13日
公開日（公表日）： 2018年11月15日
要約：
発明を実施するための形態で開示する態様は、高速シリアルバスを介して低速および高速パラレルビットストリームを通信することを含む。一態様では、データ送信回路が、低速パラレルビットストリームを高速パラレルビットストリームに変換し、次いで高速基準周波数に基づいて、変換された高速パラレルビットストリームを直列化する。別の態様では、データ受信回路が、低速パラレルビットストリームが高速パラレルビットストリーム中に存在すると判断された場合に、高速パラレルビットストリームから低速パラレルビットストリームを復元する。高速基準周波数に基づいて低速パラレルビットストリームを直列化および非直列化することによって、追加の並直列変換器および直並列変換器を必要とすることなく高速シリアルバスを介して高速パラレルビットストリームおよび低速パラレルビットストリームを通信することが可能であり、したがって、送信回路と受信回路の両方で構成要素のコストおよび実装の複雑性が減る。
請求項（抜粋）：
高速シリアルバスを介した送信のために高速シリアルビットストリームを生成するために、高速基準周波数に基づいて高速ビットレートに対応する高速パラレルビットストリームを直列化するように構成された並直列変換器回路と、
データ処理回路と
を含むデータ送信回路であって、前記データ処理回路は、
前記高速ビットレートよりも遅い低速ビットレートに対応する低速パラレルビットストリームを受信することと、
前記低速パラレルビットストリームを、前記高速ビットレートに対応する前記高速パラレルビットストリームに変換することと、
前記変換された高速パラレルビットストリームを前記並直列変換器回路に提供することと
を行うように構成される、データ送信回路。
IPC (1件)：
FI (2件)：
G06F13/38 320A
, G06F13/38 350
5B077AA14
, 5B077AA41
, 5B077NN02
