特許
J-GLOBAL ID：201803007906519763
半導体装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (6件)：
出口 智也
, 永井 浩之
, 中村 行孝
, 佐藤 泰和
, 朝倉 悟
, 吉田 昌司
公報種別：再公表公報
出願番号（国際出願番号）：JP2016078998
公開番号（公開出願番号）：WO2018-061177
出願日： 2016年09月30日
公開日（公表日）： 2018年04月05日
要約：
【課題】過電圧保護ダイオードの耐圧変動を抑制することが可能な半導体装置を提供する。【解決手段】実施形態の半導体装置1は、耐圧領域B上に形成された絶縁膜4と、絶縁膜4上に交互に隣接配置されたN型半導体層5aとP型半導体層5bを有する過電圧保護ダイオード5と、絶縁膜4上に形成され、過電圧保護ダイオード5に電気的に接続された導体部6,7,8,9と、過電圧保護ダイオード5および導体部6,7,8,9を被覆する絶縁膜15と、絶縁膜15を介して過電圧保護ダイオード5の上方に設けられた高電位部17と、を備え、P型半導体層5bのP型不純物濃度は、N型半導体層5aのN型不純物濃度より低く、高電位部17は、逆バイアス印加状態において、高電位部17の直下に位置するP型半導体層5bの電位よりも高い電位を有するように構成されている。
請求項（抜粋）：
半導体基板の一方の主面と他方の主面との間に主電流が流れる半導体装置であって、
前記半導体基板の前記一方の主面には、活性領域と、前記活性領域を取り囲み、前記半導体基板の周縁部を含む耐圧領域とが設けられ、
前記半導体装置は、
前記耐圧領域上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に交互に隣接配置されたN型半導体層とP型半導体層を有する過電圧保護ダイオードと、
前記第1の絶縁膜上に形成され、前記過電圧保護ダイオードに電気的に接続された複数本の導体部と、
前記過電圧保護ダイオードおよび前記導体部を被覆する第2の絶縁膜と、
前記第2の絶縁膜を介して前記過電圧保護ダイオードの上方に設けられた高電位部と、を備え、
前記P型半導体層のP型不純物濃度は、前記N型半導体層のN型不純物濃度より低く、
前記高電位部は、逆バイアス印加状態において、前記高電位部の直下に位置する前記P型半導体層の電位よりも高い電位を有するように構成されていることを特徴とする半導体装置。
IPC (8件)：
H01L 29/78
, H01L 29/06
, H01L 29/12
, H01L 21/329
, H01L 29/866
, H01L 29/739
, H01L 21/822
, H01L 27/04
H01L29/78 657C
, H01L29/78 652P
, H01L29/78 652T
, H01L29/06 301G
, H01L29/06 301V
, H01L29/90 D
, H01L29/78 655B
, H01L29/78 655F
, H01L27/04 H
5F038BH05
, 5F038BH09
, 5F038BH15
, 5F038CA02
, 5F038EZ01
, 5F038EZ02
, 5F038EZ20
