特許

J-GLOBAL ID：201803009120227826

記憶装置

発明者： 鎌田 善己 ,  浅尾 吉昭 ,  國島 巌 ,  諸田 美砂子
出願人/特許権者： 東芝メモリ株式会社
代理人 (3件)： 池上 徹真 ,  須藤 章 ,  松山 允之
公報種別：公開公報
出願番号（国際出願番号）：特願2016-130946
公開番号（公開出願番号）：特開2018-006557
出願日： 2016年06月30日
公開日（公表日）： 2018年01月11日
要約：

【課題】隣接するメモリセルの間の相互干渉を抑制することが可能な記憶装置を提供する。【解決手段】実施形態の記憶装置は、第1の導電層と、第2の導電層と、第1の導電層及び第2の導電層と交差する第3の導電層と、第1の導電層と第3の導電層との間に設けられ超格子構造を有する第1の領域と、第2の導電層と第3の導電層との間に設けられ超格子構造を有する第2の領域と、第1の領域と第2の領域との間に設けられ酸素(O)、フッ素(F)、炭素(C)、リン(P)、ボロン(B)、窒素(N)、水素(H)、ビスマス(Bi)、カドミウム(Cd)、亜鉛(Zn)、ガリウム(Ga)、セレン(Se)、アルミニウム(Al)、硫黄(S)、ベリリウム(Be)、インジウム(In)、及び、鉛(Pb)から成る群から選ばれる少なくとも一つの元素の濃度が第1の領域及び第2の領域よりも高い第3の領域と、を含む抵抗変化層と、を備える。【選択図】図3

請求項（抜粋）：

第1の導電層と、 第2の導電層と、 前記第1の導電層及び前記第2の導電層と交差する第3の導電層と、 前記第1の導電層と前記第3の導電層との間に設けられ超格子構造を有する第1の領域と、前記第2の導電層と前記第3の導電層との間に設けられ超格子構造を有する第2の領域と、前記第1の領域と前記第2の領域との間に設けられ酸素(O)、フッ素(F)、炭素(C)、リン(P)、ボロン(B)、窒素(N)、水素(H)、ビスマス(Bi)、カドミウム(Cd)、亜鉛(Zn)、ガリウム(Ga)、セレン(Se)、アルミニウム(Al)、硫黄(S)、ベリリウム(Be)、インジウム(In)、及び、鉛(Pb)から成る群から選ばれる少なくとも一つの元素の濃度が前記第1の領域及び前記第2の領域よりも高い第3の領域と、を含む抵抗変化層と、 を備える記憶装置。

IPC (2件)：

H01L 27/105 ,  H01L 45/00

FI (2件)：

H01L27/10 448 ,  H01L45/00 A

Fターム (15件)：

5F083FZ10 ,  5F083GA10 ,  5F083GA15 ,  5F083GA16 ,  5F083JA35 ,  5F083JA39 ,  5F083JA60 ,  5F083KA01 ,  5F083KA05 ,  5F083LA12 ,  5F083LA16 ,  5F083PR21 ,  5F083PR22 ,  5F083PR33 ,  5F083ZA01