特許
J-GLOBAL ID：201803010037389197
半導体装置の作製方法
発明者：
,
,
,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2016-079403
公開番号（公開出願番号）：特開2016-184744
特許番号：特許第6284973号
出願日： 2016年04月12日
公開日（公表日）： 2016年10月20日
請求項（抜粋）：
【請求項1】 ゲート電極と、
前記ゲート電極と、ゲート絶縁膜を介して重なる領域を有する酸化物半導体膜と、
前記酸化物半導体膜と電気的に接続された、ソース電極と、
前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
前記酸化物半導体膜上の、絶縁膜と、を有する半導体装置の作製方法であって、
前記絶縁膜を、シラン流量に対する亜酸化窒素流量の比を0.01以下かつ0.0066以上にして、CVD法により作製することを特徴とする半導体装置の作製方法。
IPC (3件)：
H01L 21/336 ( 200 6.01)
, H01L 29/786 ( 200 6.01)
, H01L 21/318 ( 200 6.01)
H01L 29/78 619 A
, H01L 29/78 618 B
, H01L 21/318 C
