特許

J-GLOBAL ID：201803011042498413

MOSFET及び電力変換回路

発明者： 新井 大輔 ,  北田 瑞枝
出願人/特許権者： 新電元工業株式会社
代理人 (1件)： 松尾 誠剛
公報種別：再公表公報
出願番号（国際出願番号）：JP2016083610
公開番号（公開出願番号）：WO2018-087899
出願日： 2016年11月11日
公開日（公表日）： 2018年05月17日
要約：

本発明のMOSFET100は、n型コラム領域114及びp型コラム領域116と、ベース領域118と、ソース領域120とを有し、n型コラム領域114及びp型コラム領域116でスーパージャンクション構造が構成されている半導体基体110と、側壁及び底を有するトレンチ122と、トレンチ122内にゲート絶縁膜124を介して形成されたゲート電極126と、ゲート電極126とトレンチ122の底との間に位置するキャリア補償電極128と、側壁及び底からキャリア補償電極128を離隔させる絶縁領域130と、ソース領域120と電気的に接続されるとともにキャリア補償電極128とも電気的に接続されたソース電極132とを備えることを特徴とする。 本発明のMOSFET100によれば、ゲート周辺のチャージバランスのバラツキがあったとしても、MOSFETをターンオフしたときのスイッチング特性のバラツキを小さくすることができる。

請求項（抜粋）：

交互に配列された状態で形成されたn型コラム領域及びp型コラム領域と、前記n型コラム領域及び前記p型コラム領域の表面に位置するp型のベース領域と、前記ベース領域の表面に位置するn型のソース領域とを有し、前記n型コラム領域及び前記p型コラム領域とでスーパージャンクション構造が構成されている半導体基体と、 平面的に見て前記n型コラム領域が位置する領域内に形成され、前記n型コラム領域、前記ベース領域及び前記ソース領域に隣接した側壁、並びに、前記n型コラム領域に隣接した底を有するトレンチと、 前記トレンチ内にゲート絶縁膜を介して形成されたゲート電極と、 前記ゲート電極と前記トレンチの前記底との間に位置するキャリア補償電極と、 前記ゲート電極と前記キャリア補償電極との間に拡がり、さらに、前記トレンチの前記側壁及び前記底に沿って拡がって前記側壁及び前記底から前記キャリア補償電極を離隔させる、前記トレンチ内における絶縁領域と、 前記半導体基体の第1主面側の表面上に位置し、前記ソース領域と電気的に接続されるとともに前記キャリア補償電極とも電気的に接続されたソース電極とを備えることを特徴とするMOSFET。

IPC (1件)：

H01L 29/78

FI (5件)：

H01L29/78 652M ,  H01L29/78 653A ,  H01L29/78 652H ,  H01L29/78 652J ,  H01L29/78 652K