特許

J-GLOBAL ID：201803011299619327

CMOS増幅器のための静電放電保護

発明者： ユーセフ、アーメド・アブデル・モネン ,  グデム、プラサド・スリニバサ・シバ ,  ウォーリー、ユージーン・ロベルト ,  パン、ドンリン ,  チャン、リ-チュン
出願人/特許権者： クゥアルコム・インコーポレイテッド
代理人 (4件)： 蔵田 昌俊 ,  福原 淑弘 ,  井関 守三 ,  岡田 貴志
公報種別：公表公報
出願番号（国際出願番号）：特願2017-544896
公開番号（公開出願番号）：特表2018-510560
出願日： 2016年01月27日
公開日（公表日）： 2018年04月12日
要約：

静電放電(ESD)保護回路を含むCMOS増幅器が開示される。1つの実施形態において、CMOS増幅器は、CMOS増幅器の端子間の電圧差を制限するために1つまたは複数の補助保護ダイオードと、一次保護ダイオードと、NMOSトランジスタと、PMOSトランジスタを含むことができる。いくつかの実施形態において、補助保護ダイオードはCMOS増幅器の入力端子と供給電圧との間、CMOS増幅器の入力端子とグラウンドとの間、およびCMOS増幅器の入力端子と出力端子との間の電圧差を制限することができる。

請求項（抜粋）：

入力信号を増幅し増幅器の出力信号を生成するように構成されたPMOSトランジスタと、 前記増幅器の利得を低減するように構成されたデジェネレーションインダクタと、および 前記増幅器の入力端子と供給電圧との間の電圧差を制限するように構成された第1の保護ダイオードと、 を備えた装置。

IPC (2件)：

H03F 1/52 ,  H03F 3/21

FI (2件)：

H03F1/52 B ,  H03F3/21

Fターム (10件)：

5J500AA01 ,  5J500AA18 ,  5J500AC57 ,  5J500AF11 ,  5J500AH10 ,  5J500AH19 ,  5J500AH33 ,  5J500AK22 ,  5J500AS13 ,  5J500PG01

引用特許：

審査官引用 (3件)

• ソース/バルク・ポンピングを使用してゲート酸化膜を保護するための方法および装置
  公報種別：公表公報   出願番号：特願2007-505176   出願人：サーノフコーポレーション
• トランジスタ保護回路
  公報種別：公開公報   出願番号：特願平7-111599   出願人：沖電気工業株式会社
• RFCMOSIC設計内に用いるためのESD保護回路
  公報種別：公表公報   出願番号：特願2003-550355   出願人：コーニンクレッカフィリップスエレクトロニクスエヌヴィ