特許
J-GLOBAL ID：201803011304652540
マイクロコントローラ
発明者：
,
,
,
,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2013-215950
公開番号（公開出願番号）：特開2014-099165
特許番号：特許第6223113号
出願日： 2013年10月17日
公開日（公表日）： 2014年05月29日
請求項（抜粋）：
【請求項1】 電源電位が入力される端子と、
命令を実行するCPUと、
前記命令を記憶する不揮発性のメモリと、
時間を計測する機能を備え、第1の割り込み信号を出力する第1の周辺回路と、
外部機器とのインターフェースであって、第2の割り込み信号を出力する第2の周辺回路と、
外部から入力されるアナログ信号を処理する回路であって、第3の割り込み信号を出力する第3の周辺回路と、
前記第1乃至第3の割り込み信号の優先度を判断し、第4の割り込み信号を出力する割り込みコントローラと、
前記第1乃至第3の周辺回路、前記CPU、及び前記割り込みコントローラ用の第1乃至第5のレジスタと、
前記第1乃至第3の周辺回路、前記CPU、前記メモリ、前記割り込みコントローラ、並びに前記第1、前記第4及び前記第5のレジスタに対して、前記電源電位の供給と停止を行うパワーゲートと、
前記パワーゲートを制御する第1のコントローラと、
前記第1のコントローラ用の第6のレジスタと、
を有するマイクロコントローラであって、
前記メモリのメモリセルは、酸化物半導体層を含む多層膜が用いられたトランジスタ及びシリコンが用いられたトランジスタを有し、
動作モードに少なくとも第1乃至第3の動作モードがあり、
前記第1の動作モードは、前記マイクロコントローラの全ての回路をアクティブにするモードであり、
前記第2の動作モードは、前記第1のコントローラ、前記第1の周辺回路、並びに前記第1、第2及び第6のレジスタをアクティブにし、他の回路を非アクティブにするモードであり、
前記第3の動作モードは、前記第1のコントローラ、及び前記第6のレジスタをアクティブにし、他の回路を非アクティブにするモードであり、
前記CPUの命令により、前記第1の動作モードから前記第2又は第3の動作モードへの移行処理が開始され、
前記第1の割り込み信号が前記第1のコントローラへ入力されることにより、前記第2の動作モードから前記第1の動作モードへの移行処理が開始され、
外部からの割り込み信号が前記第1のコントローラへ入力されることにより、前記第3の動作モードから前記第1の動作モードへの移行処理が開始され、
前記第1、前記第4及び第5のレジスタは、揮発性記憶部と不揮発性記憶部を有し、前記パワーゲートにより電源供給が遮断される場合に、電源供給が遮断される前に当該揮発性記憶部のデータが当該不揮発性記憶部に退避され、前記パワーゲートにより電源供給が再開される場合に、当該不揮発性記憶部に退避されたデータが当該揮発性記憶部に書き込まれることを特徴とするマイクロコントローラ。
IPC (8件)：
G06F 1/32 ( 200 6.01)
, G06F 1/30 ( 200 6.01)
, H01L 29/786 ( 200 6.01)
, H01L 27/10 ( 200 6.01)
, H01L 21/8242 ( 200 6.01)
, H01L 27/108 ( 200 6.01)
, H01L 21/8239 ( 200 6.01)
, H01L 27/105 ( 200 6.01)
G06F 1/32 B
, G06F 1/30 M
, H01L 29/78 613 Z
, H01L 29/78 618 B
, H01L 29/78 618 E
, H01L 27/10 481
, H01L 27/108 321
, H01L 27/105 441
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
