特許

J-GLOBAL ID：201803011678891590

半導体装置

発明者： 神田 泰夫 ,  横山 孝司
出願人/特許権者： ソニー株式会社
代理人 (2件)： 西川 孝 ,  稲本 義雄
公報種別：再公表公報
出願番号（国際出願番号）：JP2016077402
公開番号（公開出願番号）：WO2017-057046
出願日： 2016年09月16日
公開日（公表日）： 2017年04月06日
要約：

本技術は、歩留まりを向上させることができるようにする半導体装置に関する。揮発性論理回路は、記憶ノードを有しており、入力された情報を記憶する。揮発性論理回路の記憶ノードには、同一の接続ゲートを介して複数の不揮発性素子が接続されており、それらの複数の不揮発性素子のそれぞれには、不揮発性素子ごとに、それらの不揮発性素子を制御するための制御線が接続されている。このように揮発性論理回路に同一の接続ゲートを介して複数の不揮発性素子を接続することで、歩留まりを向上させることができる。本技術は半導体装置に適用することができる。

請求項（抜粋）：

揮発性論理回路と、 同一の接続ゲートを介して前記揮発性論理回路に接続された複数の不揮発性素子と、 前記複数の前記不揮発性素子のそれぞれに接続された複数の制御線のそれぞれと を備える半導体装置。

IPC (9件)：

H03K 19/003 ,  H01L 43/08 ,  H01L 29/82 ,  H01L 21/823 ,  H01L 27/105 ,  H01L 21/824 ,  H01L 27/11 ,  H01L 27/10 ,  G11C 14/00

FI (9件)：

H03K19/003 192 ,  H01L43/08 Z ,  H01L29/82 Z ,  H01L27/105 447 ,  H01L27/105 441 ,  H01L27/11 ,  H01L27/10 461 ,  H01L27/105 448 ,  G11C14/00 230

Fターム (27件)：

4M119BB01 ,  4M119CC05 ,  4M119DD17 ,  4M119DD24 ,  4M119DD33 ,  4M119DD45 ,  4M119KK05 ,  5F083BS27 ,  5F083BS50 ,  5F083FZ10 ,  5F083GA10 ,  5F083GA11 ,  5F083GA30 ,  5F083JA37 ,  5F083JA39 ,  5F083LA01 ,  5F083LA02 ,  5F083MA15 ,  5F083ZA12 ,  5F083ZA28 ,  5F092AA13 ,  5F092AB10 ,  5F092AC12 ,  5F092AD23 ,  5F092AD25 ,  5F092BC04 ,  5J032AC11