特許
J-GLOBAL ID：201803011750396477
メモリ装置及び情報処理システム
発明者：
出願人/特許権者：
代理人 (1件)：
特許業務法人スズエ国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2016-173680
公開番号（公開出願番号）：特開2018-041204
出願日： 2016年09月06日
公開日（公表日）： 2018年03月15日
要約：
【課題】アドレス変換データを効率的に管理するメモリ装置を提供する。【解決手段】メモリ装置1は、不揮発性メモリ5と、キャッシュメモリ451と、アドレス変換部445とを含む。不揮発性メモリ5は、複数のレイヤを持つ階層構造により、書き込み先又は読み出し先として指定された論理アドレスと、不揮発性メモリの位置を示す物理アドレスとを関連付けているアドレス変換データを格納する。キャッシュメモリ445は、不揮発性メモリよりも高速に読み出し及び書き込み可能であり、アドレス変換データの一部を格納する。アドレス変換部は、アドレス変換データの階層構造にしたがって、キャッシュメモリに格納すべきアドレス変換データの一部を探索し、アドレス変換データの一部をキャッシュメモリに格納し、キャッシュメモリを参照することにより、論理アドレスを物理アドレスに変換する。【選択図】図1
請求項（抜粋）：
不揮発性メモリと、
前記不揮発性メモリに格納されており、複数のレイヤを持つ階層構造により、書き込み先又は読み出し先として指定された論理アドレスと、前記不揮発性メモリにおける位置を示す物理アドレスとを関連付けているアドレス変換データと、
前記不揮発性メモリよりも高速に読み出し及び書き込み可能であり、前記アドレス変換データの一部を格納するキャッシュメモリと、
前記アドレス変換データの階層構造にしたがって、前記キャッシュメモリに格納すべき前記アドレス変換データの一部を探索し、前記アドレス変換データの一部を前記キャッシュメモリに格納し、前記キャッシュメモリを参照することにより、前記論理アドレスを前記物理アドレスに変換するアドレス変換部と、
書き込みコマンドを受信した場合に、前記アドレス変換部によって取得された前記物理アドレスの示す位置に、書き込み対象データを書き込む書き込み制御部と、
読み出しコマンドを受信した場合に、前記アドレス変換部によって取得された前記物理アドレスの示す位置から、読み出し対象データを読み出す読み出し制御部と、
を具備し、
前記アドレス変換データに含まれる複数の所定サイズの部分データは、複数のレイヤに所属し、
前記複数のレイヤのうちの第1のレイヤに属する第1の部分データは、前記論理アドレスと、前記複数のレイヤのうちの第1のレイヤの下位である第2のレイヤに属する複数の第2の部分データを参照するための複数の参照先情報を含み、
前記複数の部分データのうち前記階層構造における最下位の部分データは、前記論理アドレスと前記物理アドレスとを含む、
メモリ装置。
IPC (3件)：
G06F 12/02
, G06F 12/00
, G06F 12/080
G06F12/02 570A
, G06F12/00 597U
, G06F12/08 501D
5B005MM01
, 5B005NN12
, 5B005PP03
, 5B060AB25
, 5B160AB25
, 5B205MM01
, 5B205NN82
, 5B205NN88
, 5B205PP03
