特許
J-GLOBAL ID：201803013112302018
ストレージシステム
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人藤央特許事務所
公報種別：再公表公報
出願番号（国際出願番号）：JP2016077533
公開番号（公開出願番号）：WO2018-051505
出願日： 2016年09月16日
公開日（公表日）： 2018年03月22日
要約：
コントローラは、ホストからライト要求を受信し、ライト要求が示す指定アドレスに対応する中間パリティ生成コマンドを、複数の記憶デバイスにおける第1記憶デバイスに、送信する。中間パリティ生成コマンドは、上記指定アドレスの新データと前記新データに更新される前データとから、中間パリティを生成することを指示する。中間パリティ生成コマンドは、新データを格納しているメモリ領域の第1アドレスと、中間パリティを格納するためのメモリ領域の第2アドレスとを含む。第1記憶デバイスは、中間パリティ生成コマンドを受信し、第1アドレスから新データを取得し、新データと、第1記憶デバイスに記憶されている前データと、から中間パリティを生成し、中間パリティを第2アドレスに格納する。
請求項（抜粋）：
メモリ領域を含む、コントローラと、
それぞれが記憶媒体を含む複数の記憶デバイスと、を含み、
前記コントローラは、
ホストからライト要求を受信し、
前記ライト要求が示す指定アドレスに対応する中間パリティ生成コマンドを、前記複数の記憶デバイスにおける第1記憶デバイスに、送信し、
前記中間パリティ生成コマンドは、前記指定アドレスの新データと前記新データに更新される前データとから、中間パリティを生成することを指示し、
前記中間パリティ生成コマンドは、前記新データを格納している前記メモリ領域の第1アドレスと、前記中間パリティを格納するための前記メモリ領域の第2アドレスとを含み、
前記第1記憶デバイスは、
前記中間パリティ生成コマンドを受信し、
前記第1アドレスから前記新データを取得し、
前記新データと、前記第1記憶デバイスに記憶されている前記前データと、から前記中間パリティを生成し、
前記中間パリティを、前記第2アドレスに格納する、ストレージシステム。
IPC (1件)：
FI (1件)：
Fターム (5件)：
5B001AA01
, 5B001AB01
, 5B001AC01
, 5B001AD03
, 5B001AE02
