特許
J-GLOBAL ID：201803013782028847
高周波半導体増幅回路
発明者：
,
出願人/特許権者：
,
代理人 (7件)：
永井 浩之
, 中村 行孝
, 佐藤 泰和
, 朝倉 悟
, 関根 毅
, 赤岡 明
, 川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2016-173002
公開番号（公開出願番号）：特開2018-042029
出願日： 2016年09月05日
公開日（公表日）： 2018年03月15日
要約：
【課題】高周波入力信号を増幅して出力するか、増幅せずに出力するかの切替を行う回路を電気的特性を犠牲にせずに簡略化する。【解決手段】高周波半導体増幅回路1は、高周波入力信号を増幅する第1トランジスタFET1と、SOI基板上に配置され、FET1にカスコード接続されてソース接地の第2トランジスタFETSW1と、FET1のゲートを駆動するバイアス電圧VB1と、FETSW1のオンまたはオフを切替制御する制御電圧CONと、FET1のドレイン電圧を設定するのに用いられる電圧Vdd_intと、を生成するバイアス生成回路2と、を備える。バイアス生成回路2は、第1モード時には、FETSW1がオンするように制御電圧CONを生成し、第2モード時には、電圧Vdd_intを接地電位とし、かつ、FETSW1がオフするように制御電圧CONを生成し、さらに、バイアス電圧VB1を第1モード時よりも高電位にする。【選択図】図1A
請求項（抜粋）：
SOI(Silicon On Insulator)基板上に配置され、高周波入力信号を増幅する第1トランジスタと、
前記SOI基板上に配置され、前記第1トランジスタにカスコード接続されてソース接地の第2トランジスタと、
前記SOI基板上に配置され、前記第1トランジスタのゲートを駆動する第1バイアス電圧と、前記第2トランジスタのオンまたはオフの切替を制御する制御電圧と、前記第1トランジスタのドレイン電圧を設定するのに用いられる第1電圧と、を生成するバイアス生成回路と、を備え、
前記バイアス生成回路は、
前記高周波入力信号を増幅して出力する第1モード時には、前記第2トランジスタがオンするように前記制御電圧を生成し、
前記高周波入力信号を増幅せずに出力する第2モード時には、前記第1電圧を接地電位とし、かつ前記第2トランジスタがオフするように前記制御電圧を生成し、かつ前記第1バイアス電圧を前記第1モード時よりも高電位に設定する、高周波半導体増幅回路。
IPC (1件)：
FI (1件)：
Fターム (15件)：
5J500AA01
, 5J500AA51
, 5J500AC92
, 5J500AF10
, 5J500AF18
, 5J500AH10
, 5J500AH25
, 5J500AH29
, 5J500AH33
, 5J500AK12
, 5J500AM17
, 5J500AS13
, 5J500AT02
, 5J500LV02
, 5J500LV07
