特許

J-GLOBAL ID：201803014002049950

表示装置

発明者： 久保田 真啓
出願人/特許権者： 株式会社ジャパンディスプレイ
代理人 (1件)： 特許業務法人はるか国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2016-133158
公開番号（公開出願番号）：特開2018-005024
出願日： 2016年07月05日
公開日（公表日）： 2018年01月11日
要約：

【課題】画素の駆動タイミングの確保を容易にすることのできる表示装置を実現する。【解決手段】表示装置であって、トランジスタと、前記トランジスタに接続された画素電極と、該画素電極に対向して配置された基準電極と、を含み、マトリクス状に配置された複数の画素と、前記複数の画素にそれぞれ接続された複数のゲート信号線と、前記複数の画素にそれぞれ接続された複数のソース線と、前記複数のゲート信号線に順次ゲート信号を出力するゲート回路と、階調値に応じたソース信号を生成する回路を含むソースドライバと、を有し、前記ソースドライバは、該ソースドライバの前記複数のソース信号線への出力を複数のブロックに分けて、該ブロック毎に前記複数の画素の端部から中央に向かう方向に順に出力することを特徴とする。【選択図】図5

請求項（抜粋）：

トランジスタと、前記トランジスタに接続された画素電極と、該画素電極に対向して配置された基準電極と、を含み、マトリクス状に配置された複数の画素と、 前記複数の画素にそれぞれ接続された複数のゲート信号線と、 前記複数の画素にそれぞれ接続された複数のソース信号線と、 前記複数のゲート信号線に順次ゲート信号を出力するゲート回路と、 階調値に応じたソース信号を生成する回路を含むソースドライバと、を有し、 前記ソースドライバは、該ソースドライバの前記複数のソース信号線への出力を複数のブロックに分けて、該ブロック毎に前記複数の画素の端部から中央に向かう方向に順に出力することを特徴とする表示装置。

IPC (3件)：

G09G 3/20 ,  G09G 3/327 ,  G09G 3/322

FI (7件)：

G09G3/20 623D ,  G09G3/3275 ,  G09G3/20 623V ,  G09G3/20 611J ,  G09G3/3225 ,  G09G3/20 621M ,  G09G3/20 680G

Fターム (40件)：

5C080AA06 ,  5C080AA10 ,  5C080BB05 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06 ,  5C380AA01 ,  5C380AA02 ,  5C380AB06 ,  5C380BA20 ,  5C380BA21 ,  5C380BA38 ,  5C380BA39 ,  5C380BB02 ,  5C380CA04 ,  5C380CA12 ,  5C380CA17 ,  5C380CA26 ,  5C380CA32 ,  5C380CA44 ,  5C380CA53 ,  5C380CB26 ,  5C380CC03 ,  5C380CC04 ,  5C380CC06 ,  5C380CC07 ,  5C380CC27 ,  5C380CC33 ,  5C380CC62 ,  5C380CD022 ,  5C380CE20 ,  5C380CF09 ,  5C380CF15 ,  5C380CF22 ,  5C380CF48 ,  5C380DA02 ,  5C380DA06 ,  5C380DA47