特許

J-GLOBAL ID：201803014673593077

半導体回路及び半導体装置

発明者： 吉野 学
出願人/特許権者： 三菱電機株式会社
代理人 (2件)： 吉竹 英俊 ,  有田 貴弘
公報種別：再公表公報
出願番号（国際出願番号）：JP2016067299
公開番号（公開出願番号）：WO2017-212622
出願日： 2016年06月10日
公開日（公表日）： 2017年12月14日
要約：

半導体装置の高耐圧化が可能な技術を提供することを目的とする。半導体回路は、第1抵抗、第2抵抗及び第3抵抗と、MOSFETと、インバータとを含む。第1抵抗、第2抵抗及び第3抵抗は、電源と、ローサイド回路の基準電圧に対応するグランドとの間に直列接続される。MOSFETは、第2抵抗とグランドとの間に第3抵抗と並列接続されるとともに、そのゲートがローサイド回路と電気的に接続される。インバータは、第1抵抗と第2抵抗との間の接続点と、ハイサイド回路との間に電気的に接続される。

請求項（抜粋）：

ローサイド回路<240>と、基準電圧が前記ローサイド回路の基準電圧よりも高いハイサイド回路<250>との間に電気的に接続された半導体回路<260>であって、 電源<V1>と、前記ローサイド回路の基準電圧に対応するグランド<V0>との間に直列接続され、前記電源から前記グランドに向かって順に配列された第1抵抗<R1>、第2抵抗<R2>及び第3抵抗<R3>と、 前記第2抵抗と前記グランドとの間に前記第3抵抗と並列接続され、ゲートが前記ローサイド回路と電気的に接続されたMOSFET<261>と、 前記第1抵抗と前記第2抵抗との間の接続点と、前記ハイサイド回路との間に電気的に接続されたインバータ<262>とを備え、 前記電源の電圧の値をV1、前記電源の電圧と前記ハイサイド回路の基準電圧との差の絶対値に対応する前記ハイサイド回路の電源電圧の値をV3、前記第1抵抗の値をR1、前記第2抵抗の値をR2、前記第3抵抗の値をR3、前記MOSFETのオン抵抗と前記第3抵抗とを合成した合成抵抗の値をRCO、前記インバータの閾値電圧の値をVinvthとした場合に、次の式(2)を満たす、半導体回路。

IPC (8件)：

H01L 21/823 ,  H01L 27/06 ,  H01L 21/336 ,  H01L 29/78 ,  H01L 21/822 ,  H01L 27/04 ,  H03K 19/018 ,  H02M 1/08

FI (5件)：

H01L27/06 102A ,  H01L29/78 301D ,  H01L27/04 P ,  H03K19/0185 210 ,  H02M1/08 A

Fターム (43件)：

5F038AR01 ,  5F038AR09 ,  5F038AR13 ,  5F038CA02 ,  5F038EZ06 ,  5F038EZ20 ,  5F048AA05 ,  5F048AC10 ,  5F048BA16 ,  5F048BC03 ,  5F048BE09 ,  5F048BF07 ,  5F048BF18 ,  5F048BG13 ,  5F140AA25 ,  5F140AB10 ,  5F140AC21 ,  5F140AC30 ,  5F140AC36 ,  5F140BH04 ,  5F140BH30 ,  5F140BJ27 ,  5F140CA01 ,  5F140CB04 ,  5F140CC03 ,  5F140CD09 ,  5H740BA11 ,  5H740BB05 ,  5H740BC01 ,  5H740BC02 ,  5H740HH05 ,  5H740JA01 ,  5H740JB01 ,  5H740KK01 ,  5J056AA37 ,  5J056BB52 ,  5J056CC21 ,  5J056DD13 ,  5J056DD27 ,  5J056DD59 ,  5J056FF08 ,  5J056KK00 ,  5J056KK02