はんだ材料及び電子部品

発明者： , , , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2016-184922
公開番号（公開出願番号）：特開2018-047489
出願日： 2016年09月22日
公開日（公表日）： 2018年03月29日
要約：

【課題】Sn、Sb、Cu、Ag及びInを含むはんだ材料であって、それが固化した後の低融点相の影響を軽減するはんだ材料の提供。【解決手段】Snを25〜45質量%、Sbを30〜40質量%、Cuを3〜8質量%、Agを25質量%以下、Inを1.5〜4質量%含み、更に、Si及びTiを各々0.1質量%以下含むはんだ材料。前記はんだ材料が低融点相を実質的に含まないものであり、前記はんだ材料が、例えば、フラックスが混合されたペースト状、又は、箔状に加工された後、打ち抜かれたプリフォーム状である、はんだ材料。【選択図】図4

請求項（抜粋）：

Snを25〜45質量%、Sbを30〜40質量%、Cuを3〜8質量%、Agを25質量%以下、Inを1.3〜6質量%含むことを特徴とするはんだ材料。

IPC (7件)：

B23K 35/26 , B23K 35/28 , C22C 13/02 , C22C 30/00 , C22C 12/00 , H01L 23/02 , H01L 23/08

FI (7件)：

B23K35/26 310A , B23K35/28 310Z , C22C13/02 , C22C30/00 , C22C12/00 , H01L23/02 C , H01L23/08 A

Fターム (9件)：

5E319AA03 , 5E319AB10 , 5E319BB02 , 5E319BB05 , 5E319BB08 , 5E319BB10 , 5E319CC33 , 5E319CD29 , 5E319GG20

前のページに戻る