特許
J-GLOBAL ID：201803015193799780
デジタルフィルタのための係数発生
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
高岡 正之
公報種別：公開公報
出願番号（国際出願番号）：特願2018-031536
公開番号（公開出願番号）：特開2018-148557
出願日： 2018年02月26日
公開日（公表日）： 2018年09月20日
要約：
【課題】近接センサデバイスを含む入力デバイスにおける、デジタルフィルタのための好適な係数発生を行う電子回路を提供する。【解決手段】回路は、少なくとも1つの段を通してデジタル信号を処理するように構成されたフィルタ850と、フィルタの少なくとも1つの段に対して係数を発生させるように構成された係数発生器800とを備える。係数発生器は、微分シーケンスを出力するように構成されたルックアップテーブル802と、微分シーケンスをアップサンプリングし保持して、アップサンプリングした微分シーケンスを発生させるアップサンプリングホルダ回路808と、アップサンプリングした微分シーケンスを積分して係数を発生させるように構成された累算器810とを含む。【選択図】図8
請求項（抜粋）：
少なくとも1つの段を通してデジタル信号を処理するように構成されたフィルタと、
前記フィルタの前記少なくとも1つの段に対して係数を発生させるように構成された係数発生器回路と、を備え、
前記係数発生器回路が、
微分シーケンスを出力するように構成されたルックアップテーブル(LUT)と、
前記微分シーケンスをアップサンプリングし保持して、アップサンプリングした微分シーケンスを発生させるように構成されたアップサンプリングホルダ回路と、
前記アップサンプリングした微分シーケンスを積分して前記係数を発生させるように構成された累算器と、を含む、回路。
IPC (1件)：
FI (2件)：
H03H17/06 633Z
, H03H17/06 635Z
