特許

J-GLOBAL ID：201803016045306223

半導体装置

発明者： 鳥居 克行
出願人/特許権者： サンケン電気株式会社
公報種別：再公表公報
出願番号（国際出願番号）：JP2016052834
公開番号（公開出願番号）：WO2017-130416
出願日： 2016年01月29日
公開日（公表日）： 2017年08月03日
要約：

本発明は、第1導電型の第1半導体領域と、第1半導体領域上に配置された、第2導電型の第2半導体領域と、第2半導体領域上に配置された、第1導電型の第3半導体領域と、第3半導体領域上に配置された、第2導電型の第4半導体領域と、第3半導体領域に対向して、絶縁膜を介して配置された制御電極と、第1半導体領域と電気的に接続された第1電極と、第4半導体領域と電気的に接続された第2電極と、第1半導体領域と第2半導体領域との間にあって、第2半導体領域より不純物濃度が高い第5半導体領域と、第1半導体領域と第2半導体領域との間にあって、第2半導体領域より不純物濃度が高く第5半導体領域より不純物濃度が低い第6半導体領域と、を備えることを特徴とする。これにより、ラッチアップ現象が生じ難く、低い内蔵電位となる半導体装置を提供することができる。

請求項（抜粋）：

第1導電型の第1半導体領域と、 前記第1半導体領域上に配置された、第2導電型の第2半導体領域と、 前記第2半導体領域上に配置された、第1導電型の第3半導体領域と、 前記第3半導体領域上に配置された、第2導電型の第4半導体領域と、 前記第3半導体領域に対向して、絶縁膜を介して配置された制御電極と、 前記第1半導体領域と電気的に接続された第1の主電極と、 前記第4半導体領域と電気的に接続された第2の主電極と、 前記第1半導体領域と前記第2半導体領域との間にあって、前記第2半導体領域より不純物濃度が高い第5半導体領域と、 前記第1半導体領域と前記第2半導体領域との間にあって、前記第2半導体領域より不純物濃度が高く前記第5半導体領域より不純物濃度が低い第6半導体領域と、 を備え、 横方向に前記第5半導体領域と前記第6半導体領域が交互に配置されている事を特徴とする半導体装置。

IPC (2件)：

H01L 29/739 ,  H01L 29/78

FI (5件)：

H01L29/78 655B ,  H01L29/78 653C ,  H01L29/78 652K ,  H01L29/78 652M ,  H01L29/78 652S