特許
J-GLOBAL ID:201803016131321324

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (6件): 出口 智也 ,  永井 浩之 ,  中村 行孝 ,  佐藤 泰和 ,  朝倉 悟 ,  吉田 昌司
公報種別:再公表公報
出願番号(国際出願番号):JP2016076989
公開番号(公開出願番号):WO2018-051416
出願日: 2016年09月13日
公開日(公表日): 2018年03月22日
要約:
【課題】過電圧保護ダイオードの耐圧変動を抑制することが可能な半導体装置およびその製造方法を提供する。【解決手段】実施形態の半導体装置1は、導電性の半導体基板2と、半導体基板2上に形成された絶縁膜4と、絶縁膜4上に形成され、N型半導体層5aとP型半導体層5bとが交互に隣接配置されたものとして構成された過電圧保護ダイオード5と、過電圧保護ダイオード5を被覆する絶縁膜15と、を備え、P型半導体層5bにおけるP型不純物の濃度は、N型半導体層5aにおけるN型不純物の濃度より低く、P型不純物の濃度ピークは、境界領域F1と境界領域F2との間の非境界領域Gに位置する。
請求項(抜粋):
導電性の半導体基板と、 前記半導体基板上に形成された第1の絶縁膜と、 前記第1の絶縁膜上に形成され、N型半導体層とP型半導体層とが隣接配置されたツェナーダイオードと、 前記ツェナーダイオードを被覆する第2の絶縁膜と、を備え、 前記P型半導体層におけるP型不純物の濃度は、前記N型半導体層におけるN型不純物の濃度より低く、 前記P型不純物の濃度ピークは、前記P型半導体層の前記第1の絶縁膜との境界領域である第1の境界領域と、前記P型半導体層の前記第2の絶縁膜との境界領域である第2の境界領域との間の非境界領域に位置することを特徴とする半導体装置。
IPC (9件):
H01L 21/329 ,  H01L 29/866 ,  H01L 29/78 ,  H01L 29/12 ,  H01L 29/06 ,  H01L 21/336 ,  H01L 29/739 ,  H01L 21/822 ,  H01L 27/04
FI (7件):
H01L29/90 D ,  H01L29/78 657C ,  H01L29/78 652T ,  H01L29/78 652P ,  H01L29/78 658A ,  H01L29/78 655F ,  H01L27/04 H
Fターム (9件):
5F038BH05 ,  5F038BH09 ,  5F038BH15 ,  5F038CA02 ,  5F038EZ13 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ17 ,  5F038EZ20

前のページに戻る