特許
J-GLOBAL ID:201803017372151434
ゲルマニウム含有半導体デバイスおよび形成方法
発明者:
,
,
,
,
出願人/特許権者:
,
代理人 (3件):
伊東 忠重
, 伊東 忠彦
, 大貫 進介
公報種別:公表公報
出願番号(国際出願番号):特願2018-514406
公開番号(公開出願番号):特表2018-528619
出願日: 2016年09月16日
公開日(公表日): 2018年09月27日
要約:
ゲルマニウム含有半導体デバイスおよびゲルマニウム含有半導体デバイスを形成するための方法が記載される。前記方法には、ゲルマニウム含有基板を提供すること、ゲルマニウム含有基板上でアルミニウム含有拡散バリア層を堆積すること、アルミニウム含有拡散バリア層上で高k層を堆積すること、および高k層を原子状酸素に曝露して、ゲルマニウム含有基板が酸化されるのを回避しながら、高k層の酸化膜換算膜厚(EOT)を減少させること、が含まれる。ゲルマニウム含有半導体デバイスは、ゲルマニウム含有基板、ゲルマニウム含有基板上のアルミニウム含有拡散バリア層、およびアルミニウム含有拡散バリア層上の高k層であって、前記高k層は、原子状酸素に曝露されていて、ゲルマニウム含有基板が酸化されるのを回避しながら、高k層のEOTを減少させる、高k層、を含む。
請求項(抜粋):
ゲルマニウム含有半導体デバイスを形成するための方法であって、前記方法は、以下:
ゲルマニウム含有基板を提供すること;
ゲルマニウム含有基板上でアルミニウム含有拡散バリア層を堆積すること;
アルミニウム含有拡散バリア層上で高k層を堆積すること;および
高k層を原子状酸素に曝露して、ゲルマニウム含有基板が酸化されるのを回避しながら、高k層の酸化膜換算膜厚(EOT)を減少させること、
を含む、方法。
IPC (4件):
H01L 21/316
, H01L 21/31
, H01L 21/336
, H01L 29/78
FI (4件):
H01L21/316 X
, H01L21/316 M
, H01L21/31 C
, H01L29/78 301G
Fターム (31件):
5F045AA09
, 5F045AB31
, 5F045AF02
, 5F045CA05
, 5F045DP03
, 5F045EE19
, 5F045EH18
, 5F045EH20
, 5F058BA06
, 5F058BB01
, 5F058BB10
, 5F058BD05
, 5F058BD12
, 5F058BD16
, 5F058BF08
, 5F058BF27
, 5F058BF29
, 5F058BF30
, 5F058BF37
, 5F058BH01
, 5F058BJ01
, 5F140BA03
, 5F140BD04
, 5F140BD11
, 5F140BD13
, 5F140BE09
, 5F140BE10
, 5F140BE17
, 5F140BF07
, 5F140BF10
, 5F140BG27
前のページに戻る