特許
J-GLOBAL ID：201803017387810388
半導体装置及びインターポーザ
発明者：
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願2016-244672
公開番号（公開出願番号）：特開2018-098463
出願日： 2016年12月16日
公開日（公表日）： 2018年06月21日
要約：
【課題】インターポーザの所期の強度を保ちながら、インターポーザの接続不良の発生を抑止する。【解決手段】電子回路基板21と半導体ダイ21との間のインターポーザ10は、最下層の基材層11a、その上の絶縁層12、その上の基材層11bを有する基体1、接続部2,3を備え、絶縁層12は基材層11a,11bよりも大きな熱膨張率を有しており、基材層11aはスリット13aが形成されて複数の部分14aに、基材層11bは平面視でスリット13aと異なるスリット13aが形成されて複数の部分14aにそれぞれ分割されている。【選択図】図13
請求項（抜粋）：
電子回路基板と、
前記電子回路基板上に電気的に接続されたインターポーザと、
前記インターポーザ上に電気的に接続された半導体ダイと
を含み、
前記インターポーザは、最下層の第1層、前記第1層上の第2層、及び前記第2層上の第3層を備え、
前記第2層は、前記第1層及び前記第3層よりも大きな熱膨張率を有しており、
前記第1層は、第1スリットが形成されて複数の第1部分に分割されており、
前記第3層は、平面視で前記第1スリットと異なる第2スリットが形成されて複数の第2部分に分割されていることを特徴とする半導体装置。
IPC (3件)：
H01L 23/12
, H01L 23/14
, H01L 23/32
H01L23/12 F
, H01L23/14 R
, H01L23/32 D
