特許

J-GLOBAL ID：201803017498789531

半導体装置

発明者： 大田 剛志 ,  古川 大
出願人/特許権者： 株式会社東芝 ,  東芝デバイス&ストレージ株式会社
代理人 (3件)： 池上 徹真 ,  須藤 章 ,  松山 允之
公報種別：公開公報
出願番号（国際出願番号）：特願2016-184627
公開番号（公開出願番号）：特開2018-049951
出願日： 2016年09月21日
公開日（公表日）： 2018年03月29日
要約：

【課題】信頼性の向上を可能とする半導体装置を提供する。【解決手段】実施形態の半導体装置は、第1の電極と、第2の電極と、ゲート電極と、第1の電極と第2の電極との間に設けられた第1導電型の第1の炭化珪素領域と、第1の電極と第1の炭化珪素領域との間に設けられ、第1の炭化珪素領域よりも第1導電型不純物の不純物濃度が高い第1導電型の第2の炭化珪素領域と、第1の電極と第2の炭化珪素領域との間に設けられた第2導電型の第3の炭化珪素領域と、第1の電極と第3の炭化珪素領域との間に設けられた第1導電型の第4の炭化珪素領域と、ゲート電極と第2の炭化珪素領域との間に設けられた第1導電型の第5の炭化珪素領域と、第1の電極と第2の炭化珪素領域との間に設けられ、第1の電極に接する第1導電型の第6の炭化珪素領域と、ゲート電極と第3及び第5の炭化珪素領域との間に設けられたゲート絶縁層と、を備える。【選択図】図1

請求項（抜粋）：

第1の電極と、 第2の電極と、 ゲート電極と、 少なくとも一部が前記第1の電極と前記第2の電極との間に設けられ、少なくとも一部が前記ゲート電極と前記第2の電極との間に設けられた第1導電型の第1の炭化珪素領域と、 前記第1の電極と前記第1の炭化珪素領域との間に設けられ、前記第1の炭化珪素領域よりも第1導電型不純物の不純物濃度が高い第1導電型の第2の炭化珪素領域と、 前記第1の電極と前記第2の炭化珪素領域との間に設けられた第2導電型の第3の炭化珪素領域と、 前記第1の電極と前記第3の炭化珪素領域との間に設けられた第1導電型の第4の炭化珪素領域と、 前記ゲート電極と前記第2の炭化珪素領域との間に設けられ、前記第4の炭化珪素領域との間に前記第3の炭化珪素領域が位置する第1導電型の第5の炭化珪素領域と、 前記第1の電極と前記第2の炭化珪素領域との間に設けられ、前記第1の電極に接する第1導電型の第6の炭化珪素領域と、 前記ゲート電極と前記第3の炭化珪素領域との間、及び、前記ゲート電極と前記第5の炭化珪素領域との間に設けられたゲート絶縁層と、 を備える半導体装置。

IPC (11件)：

H01L 29/78 ,  H01L 29/12 ,  H01L 29/872 ,  H01L 29/861 ,  H01L 29/868 ,  H01L 21/823 ,  H01L 27/088 ,  H01L 29/417 ,  H01L 29/47 ,  H01L 21/28 ,  H01L 29/41

FI (16件)：

H01L29/78 657D ,  H01L29/78 652T ,  H01L29/78 652J ,  H01L29/78 652D ,  H01L29/86 301F ,  H01L29/86 301D ,  H01L29/78 652F ,  H01L29/78 652S ,  H01L29/91 K ,  H01L27/08 102E ,  H01L27/08 102A ,  H01L29/50 M ,  H01L29/48 F ,  H01L29/48 D ,  H01L21/28 301B ,  H01L29/44 P

Fターム (34件)：

4M104AA03 ,  4M104BB05 ,  4M104BB08 ,  4M104BB09 ,  4M104BB14 ,  4M104BB21 ,  4M104BB25 ,  4M104CC01 ,  4M104CC03 ,  4M104DD96 ,  4M104FF02 ,  4M104FF11 ,  4M104FF13 ,  4M104GG02 ,  4M104GG03 ,  4M104GG09 ,  4M104GG14 ,  4M104GG18 ,  5F048AA07 ,  5F048AC06 ,  5F048AC09 ,  5F048AC10 ,  5F048BA06 ,  5F048BA10 ,  5F048BA14 ,  5F048BB06 ,  5F048BB07 ,  5F048BC02 ,  5F048BC03 ,  5F048BC12 ,  5F048BF02 ,  5F048BF06 ,  5F048BF07 ,  5F048BF16