特許
J-GLOBAL ID:201803018027043900
半導体装置の作製方法
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2018-002319
公開番号(公開出願番号):特開2018-113446
出願日: 2018年01月11日
公開日(公表日): 2018年07月19日
要約:
【課題】低コストで量産性の高い剥離方法、または剥離工程を有するデバイスの作製方法を提供する。【解決手段】作製基板上にシリコン層を形成する工程、シリコン層上に樹脂層を形成する工程、樹脂層上にトランジスタを形成する工程、シリコン層上及び樹脂層上に、導電層を形成する工程、及び、作製基板とトランジスタとを分離する工程を有する、半導体装置の作製方法である。樹脂層は、シリコン層上に開口を有する。導電層は、樹脂層の開口を介してシリコン層と接する。作製基板とトランジスタとを分離する工程では、シリコン層に光が照射されることにより、シリコン層に含まれるシリコンと、導電層に含まれる金属とが反応し、金属シリサイド層が形成される。【選択図】図1
請求項(抜粋):
作製基板上に、シリコン層を形成する工程、
前記シリコン層上に、樹脂層を形成する工程、
前記樹脂層上に、トランジスタを形成する工程、
前記シリコン層上及び前記樹脂層上に、導電層を形成する工程、及び、
前記作製基板と前記トランジスタとを分離する工程を有し、
前記樹脂層は、前記シリコン層上に開口を有し、
前記導電層は、前記樹脂層の開口を介して前記シリコン層と接し、
前記分離する工程では、前記シリコン層に光が照射されることにより、前記シリコン層に含まれるシリコンと、前記導電層に含まれる金属とが反応し、金属シリサイド層が形成される、半導体装置の作製方法。
IPC (5件):
H01L 21/336
, H01L 29/786
, H05B 33/10
, H01L 51/50
, G09F 9/00
FI (6件):
H01L29/78 626C
, H01L29/78 618B
, H01L29/78 616V
, H05B33/10
, H05B33/14 A
, G09F9/00 338
Fターム (73件):
3K107AA01
, 3K107BB01
, 3K107CC21
, 3K107CC43
, 3K107CC45
, 3K107EE04
, 3K107FF13
, 3K107FF15
, 3K107GG28
, 3K107HH05
, 5F110AA16
, 5F110AA17
, 5F110AA28
, 5F110BB01
, 5F110BB02
, 5F110CC07
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD04
, 5F110DD12
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110DD17
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE05
, 5F110EE06
, 5F110EE07
, 5F110EE08
, 5F110EE09
, 5F110EE14
, 5F110EE30
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110GG01
, 5F110GG02
, 5F110GG06
, 5F110GG12
, 5F110GG13
, 5F110GG14
, 5F110GG15
, 5F110GG42
, 5F110GG43
, 5F110GG44
, 5F110GG45
, 5F110GG58
, 5F110HK02
, 5F110HK04
, 5F110NN03
, 5F110NN05
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN40
, 5F110QQ08
, 5F110QQ16
, 5G435AA17
, 5G435BB05
, 5G435EE12
, 5G435HH12
, 5G435HH13
, 5G435HH14
, 5G435HH20
, 5G435KK05
, 5G435LL04
, 5G435LL07
引用特許:
前のページに戻る