特許

J-GLOBAL ID：201803018163692815

データ処理装置、データ処理方法及びデータ処理プログラム

発明者： 宮▲崎▼ 清人
出願人/特許権者： 三菱電機株式会社
代理人 (2件)： 溝井 章司 ,  山地 博人
公報種別：再公表公報
出願番号（国際出願番号）：JP2016066927
公開番号（公開出願番号）：WO2017-212547
出願日： 2016年06月07日
公開日（公表日）： 2017年12月14日
要約：

領域指定部(1002)は、送信フレーム内で定型ビット列が出現する第1の領域と、規定ビット列に類似するビット列が出現する第2の領域と、非定型ビット列が出現する第3の領域とを指定し、第2の領域のビット列と規定ビット列との差分を抽出する。第1のCRC取得部(1003)は、定型ビット列に対応する第1のCRCをCRCテーブルから取得する。第2のCRC取得部(1004)は、規定ビット列に対応する第2のCRCをCRCテーブルから取得する。差分CRC取得部(1005)は、抽出された差分に対応する差分CRCをCRCテーブルから取得する。第3のCRC生成部(1006)は、第3の領域のビット列に対応する第3のCRCを生成する。フレームCRC生成部(1007)は、第1のCRCと第2のCRCと差分CRCと第3のCRCとを用いて、送信フレームのCRCを生成する。

請求項（抜粋）：

送信フレーム内で定型ビット列が出現する第1の領域と、前記送信フレーム内で規定ビット列に類似するビット列が出現する第2の領域と、前記送信フレーム内で非定型ビット列が出現する第3の領域とを指定し、前記第2の領域のビット列と前記規定ビット列との差分を抽出する領域指定部と、 前記第1の領域に対して、前記定型ビット列に対応するCRC(Cyclic Redundancy Check)である第1のCRCを、複数のCRCが格納されているCRCテーブルから取得する第1のCRC取得部と、 前記第2の領域に対して、前記規定ビット列に対応するCRCである第2のCRCを、前記CRCテーブルから取得する第2のCRC取得部と、 前記領域指定部により抽出された前記差分に対応するCRCである差分CRCを、前記CRCテーブルから取得する差分CRC取得部と、 前記第3の領域のビット列に対応するCRCである第3のCRCを生成する第3のCRC生成部と、 前記第1のCRCと前記第2のCRCと前記差分CRCと前記第3のCRCとを用いて、前記送信フレームのCRCを生成するフレームCRC生成部とを有するデータ処理装置。

IPC (1件)：

H03M 13/09

FI (1件)：

H03M13/09

Fターム (5件)：

5J065AD04 ,  5J065AF01 ,  5J065AH02 ,  5J065AH04 ,  5J065AH06