特許

J-GLOBAL ID：201803018300080067

システム、アナログデジタル変換器、および、システムの制御方法

発明者： 瀬上 雅博
出願人/特許権者： ソニーセミコンダクタソリューションズ株式会社
代理人 (1件)： 丸島 敏一
公報種別：再公表公報
出願番号（国際出願番号）：JP2016062244
公開番号（公開出願番号）：WO2017-002431
出願日： 2016年04月18日
公開日（公表日）： 2017年01月05日
要約：

逐次比較型のアナログデジタル変換器の消費電力を低減する。 システムは、アナログデジタル変換器と、電源電圧発生部を具備する。このアナログデジタル変換器と、電源電圧発生部を具備するシステムにおいて、アナログデジタル変換器は、アナログ信号と参照信号とを比較して当該比較回数を示す回数情報を出力する。また、システムにおいて、電源電圧発生部は、アナログデジタル変換器により出力された回数情報に基づいて電源電圧を生成してアナログデジタル変換器に供給する。

請求項（抜粋）：

アナログ信号と参照信号とを比較して当該比較回数を示す回数情報を出力するアナログデジタル変換器と、 前記回数情報に基づいて電源電圧を生成して前記アナログデジタル変換器に供給する電源電圧発生部と を具備するシステム。

IPC (2件)：

H03M 1/12 ,  H03M 1/38

FI (2件)：

H03M1/12 C ,  H03M1/38

Fターム (7件)：

5J022AA02 ,  5J022AB01 ,  5J022BA06 ,  5J022CA10 ,  5J022CE05 ,  5J022CE08 ,  5J022CF01