特許

J-GLOBAL ID：201803018581092670

撮像装置

発明者： 池田 誠
出願人/特許権者： オリンパス株式会社
代理人 (5件)： 蔵田 昌俊 ,  野河 信久 ,  河野 直樹 ,  井上 正 ,  鵜飼 健
公報種別：公開公報
出願番号（国際出願番号）：特願2016-207983
公開番号（公開出願番号）：特開2018-072390
出願日： 2016年10月24日
公開日（公表日）： 2018年05月10日
要約：

【課題】ライブビュー中に測距画素を用いた測距を行う場合のフレームレートの低下及びデータレートの増大を抑制しつつ、表示用の画素信号と測距用の画素信号の両方に対して最適な露出設定を行うことができる撮像装置を提供すること。【解決手段】撮像装置は、撮影光学系を通過する光束を瞳分割して受光する複数の対をなす第1の画素と第2の画素を有する画素アレイ301と、瞳分割の方向に配置される複数の第1の画素の出力と第2の画素の出力とを加算する加算回路303aと、瞳分割の方向に配置される複数の第1の画素の出力を加算して第1の出力を生成し、瞳分割の方向に配置される複数の第2の画素の出力を加算して第2の出力を生成する加算回路303bと、加算回路303aの出力をデジタル信号に変換するA/D変換回路304aと、加算回路303bの出力をデジタル信号に変換するA/D変換回路304bとを備える。【選択図】図1

請求項（抜粋）：

入射光に基づく電荷を生成する複数の画素が行方向及び列方向に配置され、撮影光学系を通過する光束を瞳分割して受光する複数の対をなす第1の画素と第2の画素を有する画素アレイと、 前記瞳分割の方向に配置される複数の前記第1の画素の出力と前記第2の画素の出力とを加算する第1の加算回路と、 前記瞳分割の方向に配置される複数の前記第1の画素の出力を加算して第1の出力を生成するとともに、前記瞳分割の方向に配置される複数の前記第2の画素の出力を加算して第2の出力を生成する第2の加算回路と、 前記第1の加算回路の出力をデジタル信号に変換する第1のA/D変換回路と、 前記第2の加算回路の出力をデジタル信号に変換する第2のA/D変換回路と、 を具備する撮像装置。

IPC (5件)：

G02B 7/34 ,  H04N 5/353 ,  H04N 5/378 ,  H04N 5/347 ,  G03B 13/36

FI (5件)：

G02B7/34 ,  H04N5/335 530 ,  H04N5/335 780 ,  H04N5/335 470 ,  G03B13/36

Fターム (26件)：

2H011BA23 ,  2H011BB02 ,  2H011DA00 ,  2H151BA06 ,  2H151CB09 ,  2H151CB22 ,  2H151CB24 ,  2H151CB26 ,  2H151CB29 ,  2H151CE02 ,  2H151CE07 ,  2H151CE36 ,  5C024AX01 ,  5C024CX51 ,  5C024CY17 ,  5C024EX12 ,  5C024EX43 ,  5C024GX01 ,  5C024GY01 ,  5C024GY31 ,  5C024GZ26 ,  5C024HX18 ,  5C024HX23 ,  5C024HX28 ,  5C024HX57 ,  5C024JX41