特許
J-GLOBAL ID：201803018722692510
信号処理システム
発明者：
,
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願2017-030983
公開番号（公開出願番号）：特開2018-136757
出願日： 2017年02月22日
公開日（公表日）： 2018年08月30日
要約：
【課題】PUF回路を有するチップとそれを搭載するデバイスとの一体性を実現し偽造耐性を向上させた信号処理システムを提供する。【解決手段】物理的クローン作製不能機能を有する第1の回路(PUF回路)の論理ゲートをそれぞれ有する複数のチップと、複数のチップを搭載した基板に形成され、複数のチップを接続し第1の回路の信号経路の一部を形成する信号線とを有し、複数のチップの内の第1の回路の出力を出力するチップは、第1の回路の信号経路に挿入された遅延回路と、第1の回路の出力を検出しその出力に応じて遅延回路の遅延量を制御する制御回路とを有する。【選択図】図1
請求項（抜粋）：
物理的クローン作製不能機能を有する第1の回路の論理ゲートをそれぞれ有する複数のチップと、
前記複数のチップを搭載した基板に形成され、前記複数のチップを接続し前記第1の回路の信号経路の一部を形成する信号線とを有し、
前記複数のチップの内の前記第1の回路の出力を出力する第1の前記チップは、
前記第1の回路の信号経路に挿入された遅延回路と、
前記第1の回路の出力を検出し該出力に応じて前記遅延回路の遅延量を制御する制御回路とを有することを特徴とする信号処理システム。
IPC (2件)：
FI (2件)：
引用特許：
前のページに戻る
