特許
J-GLOBAL ID：201803019517341094
パッケージ基板及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (2件)：
村井 康司
, 原田 泉
公報種別：特許公報
出願番号（国際出願番号）：特願2016-156275
公開番号（公開出願番号）：特開2017-038055
特許番号：特許第6298856号
出願日： 2016年08月09日
公開日（公表日）： 2017年02月16日
請求項（抜粋）：
【請求項1】パッケージ基板の回路レイアウトの導線を形成し第1幅を有するスレッド開口区を有する第一誘電体材料層と、
前記スレッド開口区に列に沿って配される第一スレッド部分、及び前記第一誘電体材料層上に形成され、前記第一スレッド部分の列に沿って配され、前記第一幅よりも大きい第二幅を有する第二スレッド部分を有する前記導線と、
前記第一誘電体材料層を被覆させるための第二誘電体材料層と、
を備え、
前記第二部分の高さは、前記第一スレッド部分の高さより大きい、
を特徴とするパッケージ基板。
IPC (3件)：
H01L 23/12 ( 200 6.01)
, H01L 23/14 ( 200 6.01)
, H05K 3/46 ( 200 6.01)
H01L 23/12 Q
, H01L 23/14 M
, H05K 3/46 Z
