特許
J-GLOBAL ID：201803019699733979
ASK識別判定回路、受信デバイスおよびプロセッサ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
酒井 昭徳
公報種別：特許公報
出願番号（国際出願番号）：特願2013-123765
公開番号（公開出願番号）：特開2014-241540
特許番号：特許第6221375号
出願日： 2013年06月12日
公開日（公表日）： 2014年12月25日
請求項（抜粋）：
【請求項1】 予め複数の振幅別に復号後の複数ビットの復調パターンが設定されて振幅偏移変調されたアナログのASK信号をディジタル復号するASK識別判定回路において、
前記ASK信号の振幅を一つの識別点を用いて前記複数ビットのうち一つのビットの値を識別する第1判定ブロックと、
前記ASK信号が分岐入力され、前記ASK信号を重ね合わせることにより、当該ASK信号の振幅中央値に対する差分の絶対値の信号を取り出す重畳ブロックと、
前記第1判定ブロックによる識別結果に基づき、前記重畳ブロックにより取り出された前記差分の絶対値の信号に対する反転の有無を制御する反転ブロックと、
前記反転ブロックから出力された信号の振幅を一つの識別点を用いて前記複数ビットのうち他のビットの値を識別する第2判定ブロックと、
前記第1判定ブロックおよび前記第2判定ブロックの識別結果をクロックに同期して出力する出力バッファと、を有し、
前記ASK信号は、振幅が4つに分離された4値の信号であり、2ビットのディジタル信号に復号されるものであり、
前記第1判定ブロックは、上位ビットの値を判定し、
前記重畳ブロックは、前記ASK信号を重ね合わせにより4値から2値の信号に変換し、
前記反転ブロックは、上位ビットの識別結果に基づき、前記重畳ブロックにより変換された信号の反転の有無を制御し、
前記第2判定ブロックは、前記反転ブロックから出力された信号の振幅に基づいて、下位ビットの値を判定出力し、
前記出力バッファは、前記第1判定ブロックにより識別された上位ビットの値、および前記第2判定ブロックにより識別された下位ビットの値をクロックに同期して出力することを特徴とするASK識別判定回路。
IPC (4件)：
H04L 25/49 ( 200 6.01)
, H04L 25/03 ( 200 6.01)
, H04L 27/02 ( 200 6.01)
, H03M 5/20 ( 200 6.01)
H04L 25/49 L
, H04L 25/03 E
, H04L 27/02 Z
, H03M 5/20
