特許
J-GLOBAL ID:201803019992205448
多層回路基板
発明者:
出願人/特許権者:
代理人 (3件):
小林 博通
, 富岡 潔
, 鵜澤 英久
公報種別:公開公報
出願番号(国際出願番号):特願2016-250310
公開番号(公開出願番号):特開2018-107221
出願日: 2016年12月26日
公開日(公表日): 2018年07月05日
要約:
【課題】多層回路基板におけるEMI(電磁波妨害)ノイズの抑制効果の向上を図る。【解決手段】負荷21及びバイパスコンデンサ31は、多層回路基板1の第一層11に実装される。バイパスコンデンサ31は、第一ランド41及び第二ランド42に電気的に接続配置される。第一接続配線51及び第二接続配線52は、負荷21とバイパスコンデンサ31とを電気的に接続する。第一貫通配線61は、多層回路基板1を貫通した状態で第一接続配線51の電源側電極端子71を介して第一ランド41に接続される。第二貫通配線62は、第一貫通配線61の近傍にて多層回路基板1を貫通した状態で第二接続配線52の接地側電極端子72を介して第二ランド42に接続される。【選択図】図1
請求項(抜粋):
多層回路基板に実装される負荷と、
前記多層回路基板に実装されるバイパスコンデンサと、
このバイパスコンデンサが電気的に接続配置される第一ランド及び第二ランドと、
前記負荷と前記バイパスコンデンサとを電気的に接続する第一接続配線及び第二接続配線と、
前記多層回路基板を貫通した状態で前記第一接続配線の電源側電極端子を介して前記第一ランドに接続される第一貫通配線と、
この第一貫通配線の近傍にて前記多層回路基板を貫通した状態で前記第二接続配線の接地側電極端子を介して前記第二ランドに接続される第二貫通配線と
を備えた多層回路基板。
IPC (3件):
H05K 1/02
, H05K 3/46
, H03H 7/01
FI (4件):
H05K1/02 N
, H05K3/46 N
, H05K3/46 Q
, H03H7/01 Z
Fターム (23件):
5E316AA12
, 5E316AA15
, 5E316AA32
, 5E316AA43
, 5E316BB03
, 5E316BB06
, 5E316HH01
, 5E316HH06
, 5E316JJ03
, 5E338AA02
, 5E338AA03
, 5E338AA16
, 5E338BB25
, 5E338CC01
, 5E338CC04
, 5E338CC06
, 5E338CD13
, 5E338CD23
, 5E338EE13
, 5J024AA01
, 5J024DA01
, 5J024DA32
, 5J024EA08
前のページに戻る