特許
J-GLOBAL ID：201803021020029105
プロセッサ命令ウィンドウへの命令ブロックのバルク割り当て
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
伊東 忠重
, 伊東 忠彦
, 大貫 進介
公報種別：公表公報
出願番号（国際出願番号）：特願2017-565984
公開番号（公開出願番号）：特表2018-518776
出願日： 2016年06月23日
公開日（公表日）： 2018年07月12日
要約：
命令ブロックベースのマイクロアーキテクチャにおけるプロセッサコアは、命令のブロックと、制御ビット及びオペランドを含む関連するリソースとを一度にフェッチすることにより、命令を命令ウィンドウにまとめて割り当てる制御ユニットを含む。そのようなバルクアプリケーションは、実行中に、ブロック内の命令の全てにわたる一貫性のある管理及びポリシーの実装を可能にすることにより、プロセッサコアオペレーションにおける向上した効率をサポートする。例えば命令ブロックがそれ自体に戻るよう分岐するとき、命令キャッシュから再フェッチされるのではなく、リフレッシュプロセスで再使用されてよい。その命令ブロックについてのリソースの全てが1つの場所にあるので、命令はその場所に残ることができ、クリアする必要があるのは有効なビットのみである。バルク割り当ては、ブロック内の命令によるオペランドの共有及び命令の間の明示的なメッセージングも容易にする。
請求項（抜粋）：
プロセッサ内に配置される命令ウィンドウにおいて命令ブロックを管理するための方法であって:
前記命令ブロック内の1つ以上の命令のためのリソースが一度にフェッチされるように前記命令ブロックをバルク割り当てするステップであって、前記リソースは、前記1つ以上の命令に関連付けられる制御ビット及びオペランドを含む、ステップと;
命令キャッシュからの1つ以上の命令を含む命令ブロックを前記命令ウィンドウにマッピングするステップであって、前記命令ブロックはヘッダを含むステップと;
前記マッピングを実行するときに1つ以上の制約を適用するステップであって、前記制約は、マッピングポリシー又は前記ヘッダ内で指定される制限のうちの一方によって課される、ステップと;
を有する、方法。
IPC (1件)：
FI (1件)：
Fターム (2件)：
前のページに戻る
