特許

J-GLOBAL ID：201803021150728587

保護された例外処理

発明者： パーカー、ジェイソン ,  グリセンスウェイト、リチャード ロイ ,  ローズ、アンドリュー クリストファー ,  エヴァンス、マシュー ルシアン
出願人/特許権者： エイアールエム リミテッド
代理人 (1件)： 特許業務法人浅村特許事務所
公報種別：公表公報
出願番号（国際出願番号）：特願2017-564103
公開番号（公開出願番号）：特表2018-523211
出願日： 2016年04月26日
公開日（公表日）： 2018年08月16日
要約：

所定のメモリ領域が、複数のプロセスの中から指定された所定の所有プロセスを有し、所定の所有プロセスが、所定のメモリ領域へのアクセスを制御する排他的な権利を有する、メモリ領域の所有権利を行使する所有権回路と、割り込みの受信に応じて第1アクティブプロセスから第2アクティブプロセスへのコンテキストスイッチを引き起こすことによって、第1プロセスを再開する際に用いられる1つ以上の状態の内容が、第1プロセスによって所有される1つ以上のコンテキストデータメモリ領域に保存され、第2プロセスがアクセス可能であり第1プロセスの処理に依存する1つ以上の状態の内容が、第2プロセスの実行開始より前に上書きされるコンテキストスイッチング回路とを備える、データを処理するデータ処理システム。

請求項（抜粋）：

所定のメモリ領域が、複数のプロセスの中から指定された所定の所有プロセスを有し、前記所定の所有プロセスが、前記所定のメモリ領域へのアクセスを制御する排他的な権利を有する、メモリ領域の所有権利を行使する所有権回路と、 割り込みの受信に応じて第1アクティブプロセスから第2アクティブプロセスへのコンテキストスイッチを引き起こすための例外処理回路であって、これによって、前記第1プロセスを再開する際に用いられる1つ以上の状態の内容が、前記第1プロセスによって所有される1つ以上のコンテキストデータメモリ領域に保存され、前記第2プロセスがアクセス可能であり前記第1プロセスの処理に依存する1つ以上の状態の内容が、前記第2プロセスの実行開始より前に上書きされる例外処理回路とを備えるデータ処理装置。

IPC (3件)：

G06F 12/14 ,  G06F 9/455 ,  G06F 9/48

FI (4件)：

G06F12/14 510E ,  G06F9/455 150 ,  G06F9/48 100F ,  G06F9/48 350Z

Fターム (4件)：

5B017AA01 ,  5B017BA06 ,  5B017BB02 ,  5B017CA01

引用特許：

審査官引用 (3件)

• 仮想ゲストのメモリ保護の方法、システムおよびコンピュータプログラム
  公報種別：公表公報   出願番号：特願2014-517066   出願人：インターナショナル・ビジネス・マシーンズ・コーポレーション
• マイクロプロセッサ
  公報種別：公開公報   出願番号：特願2008-276073   出願人：株式会社東芝
• メモリ保護回路、処理装置、およびメモリ保護方法
  公報種別：公開公報   出願番号：特願2012-104579   出願人：ルネサスエレクトロニクス株式会社